特許

J-GLOBAL ID：200903072731636237

半導体集積回路装置

発明者： 中倉 康浩
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-088375
公開番号（公開出願番号）：特開平6-021225
出願日： 1993年04月15日
公開日（公表日）： 1994年01月28日
要約：

【要約】【目的】 各機能ブロック間及び各機能ブロック内におけるクロックスキューを解消する。【構成】 半導体基板の周縁部にクロック入力パッド10及びクロックドライバ11が設けられている。各種の機能ブロック12A〜12Fにはクロックパルスジェネレータ13A〜13Gがそれぞれ形成されている。クロックドライバ11から出力されたクロック信号をクロックパルスジェネレータ13A〜13Qに伝えるクロック信号線14は、クロックドライバ11から半導体チップの中央部にまで延びる第1のクロックライン14aと、該第1のクロックライン14aの半導体チップ中央側の端部から分岐して各クロックパルスジェネレータ13A〜13Qのそれぞれにまで延びる複数の第2のクロックライン14bとからなる。

請求項（抜粋）：

半導体チップに複数の機能ブロックが設けられ、上記半導体チップの周縁部にクロック入力パッドが設けられた半導体集積回路装置であって、上記半導体チップの周縁部に上記クロック入力パッドと隣接して設けられたクロック信号を出力するクロックドライバと、上記複数の機能ブロック内にそれぞれ設けられた複数のクロックパルスジェネレータと、上記クロックドライバから上記半導体チップの中央部にまで延びる第1のクロックラインと該第1のクロックラインの半導体チップ中央側の端部から分岐して上記複数のクロックパルスジェネレータのそれぞれにまで延びる複数の第2のクロックラインとからなり上記クロックドライバから出力されたクロック信号を上記複数のクロックパルスジェネレータに伝えるクロック信号線とを備えていることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/82 ,  H01L 21/3205 ,  H01L 27/04

FI (2件)：

H01L 21/82 L ,  H01L 21/88 A

引用特許：

審査官引用 (4件)

• 特開平2-224370
  
• 特開平2-054950
  
• 特開平4-035065
  
• 特開昭63-041048