特許
J-GLOBAL ID:200903072769578877
テストパターン生成装置、ループ切断方法、伝播経路切断方法、遅延故障検出方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
発明者:
出願人/特許権者:
代理人 (1件):
酒井 宏明
公報種別:公開公報
出願番号(国際出願番号):特願平11-215753
公開番号(公開出願番号):特開2001-042012
出願日: 1999年07月29日
公開日(公表日): 2001年02月16日
要約:
【要約】【課題】 故障検出率を上げ、適切なテストを行なうことができるテストパターン生成装置、ループ切断方法、伝播経路切断方法、遅延故障検出方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体を得ること。【解決手段】 LSIの縮退故障をテスタで検出するテストパターン10を自動生成するテストパターン生成装置1において、テストパターン10を自動生成する際に、LSIのネットリスト情報2およびテスト設計ルールの制約条件3に基いて、故障検出率を下げないような場所で、LSIのループ部分を切断するループ・パス切断部8を備えている。
請求項(抜粋):
集積回路の縮退故障をテスタで検出するパターンを自動生成するテストパターン生成装置において、前記パターンを自動生成する際に、前記集積回路の回路構成情報およびテスト設計ルールの制約条件に基いて、故障検出率を下げないような場所で、前記集積回路のループ部分を切断する切断手段を具備することを特徴とするテストパターン生成装置。
IPC (5件):
G01R 31/3183
, G01R 31/28
, G06F 11/22 310
, G06F 17/50
, H01L 21/82
FI (7件):
G01R 31/28 Q
, G06F 11/22 310 B
, G01R 31/28 G
, G06F 15/60 668 Z
, G06F 15/60 670 J
, G06F 15/60 670 D
, H01L 21/82 T
Fターム (17件):
2G032AC10
, 2G032AG01
, 2G032AG07
, 5B046AA08
, 5B046BA09
, 5B046JA04
, 5B048AA20
, 5B048CC18
, 5B048DD05
, 5F064EE47
, 5F064HH03
, 5F064HH06
, 5F064HH10
, 5F064HH12
, 5F064HH20
, 9A001BB05
, 9A001LL05
前のページに戻る