特許
J-GLOBAL ID：200903072770328728
半導体集積回路とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-103054
公開番号（公開出願番号）：特開平5-299587
出願日： 1992年04月22日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】 容量素子の誘電体膜をチップ全面に残すことにより、チップの耐湿性を向上する。【構成】 NPNトランジスタ(27)のベース領域(26)と同時に容量素子(31)の下部電極領域(30)を形成する。容量素子の誘電体膜となるシリコン窒化膜(33)を形成し、シリコン窒化膜(33)にエミッタ拡散用ホトマスクで開口を形成する。この開口を通してNPNトランジスタ(27)のエミッタ領域(28)を形成する。
請求項（抜粋）：
バイポーラトランジスタと容量素子とを集積化した半導体集積回路であって、コレクタとなる島領域の表面に形成した前記トランジスタの一導電型のベース領域と、前記ベース領域の表面に形成した前記トランジスタの一導電型のエミッタ領域と、他の島領域の表面に形成した前記容量素子の一方の電極となる一導電型の下部電極領域と、前記島領域の表面を被覆する第1の絶縁膜と、前記第1の絶縁膜の開口を介して前記容量素子の下部電極領域の表面に接し、且つ前記第1の絶縁膜の上を延在してチップの略全表面を被覆する誘電体膜と、前記誘電体膜の上を被覆する第2の絶縁膜と、前記第2の絶縁膜の開口を介して前記誘電体膜の表面に接する前記容量素子の上部電極と、各拡散領域の表面にオーミックコンタクトする電極とを備え、前記トランジスタの上を被覆する誘電体膜は前記エミッタ領域の形状に対応する窓を有し、且つ前記ベース領域と前記エミッタ領域とのPN接合端の上を被覆することを特徴とする半導体集積回路。
IPC (2件)：
前のページに戻る
