特許
J-GLOBAL ID：200903072806685654
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
大岩 増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-258523
公開番号（公開出願番号）：特開平9-102541
出願日： 1995年10月05日
公開日（公表日）： 1997年04月15日
要約：
【要約】【課題】 第1の導電層と絶縁層を挟んでその上層に位置する第2の導電層の電気的な接続のために、上記絶縁層に形成された接続孔への第2の導電層の埋め込み特性を向上した半導体装置およびその製造方法を得る。【解決手段】 半導体素子1の上部に第1の導電体2を形成し、この第1の導電体2上に絶縁層3を形成し、この絶縁層3に開口角θが85〜100 ゚となる接続孔4を形成し、絶縁層3上及び接続孔4の底部4b上にバリア層5を形成し、スパッタ法で形成される第2の導電層6により接続孔4内部に空間を残してその空間の上部を塞ぎ、その後、高温高圧の印加により接続孔4へ第2の導電層6を埋め込み、この第2の導電層6上に反射防止膜9を形成する。
請求項（抜粋）：
半導体素子の上部叉は半導体基板の一主面に形成された第1の導電層と、この第1の導電層上に形成され、径が底部以外の部分で最小となる接続孔が形成された絶縁層と、この絶縁層の上に形成された第2の導電層とを備えた半導体装置。
IPC (2件)：
H01L 21/768
, H01L 21/3205
H01L 21/90 A
, H01L 21/88 B
