特許
J-GLOBAL ID：200903072809480174
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-302088
公開番号（公開出願番号）：特開平6-150645
出願日： 1992年11月12日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】発振回路の数を減らし、消費電力の低減をはかる。【構成】基板電位発生回路1中の発振回路11の出力信号(OSC)を、セルフリフレッシュ制御信号発生回路2のカウンタ回路21に供給するゲート回路G2を設け、従来のセルフリフレッシュ制御信号発生回路中の発振回路及び波形整形回路をなくす。発振回路11の発振周波数の制御を、セルフリフレッシュ制御信号(SRS,SR1,SR2)に応答する制御信号RASxにより行う。
請求項（抜粋）：
発振制御信号の値と対応した周波数の発振信号を出力する発振回路、及びその発振回路からの発振信号により所定のレベルの基板電位を発生するポンピング回路を備えた基板電位発生回路と、セルフリフレッシュ信号がアクティブレベルのとき前記発振信号を通過させるゲート回路、このゲート回路の出力信号を順次カウントしてカウント信号を発生するカウンタ回路、及びこのカウンタ回路からのカウント信号をデコードしてセルフリフレッシュ制御信号を発生するデコード回路を備えたセルフリフレッシュ制御信号発生回路とを有することを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
