特許
J-GLOBAL ID:200903072821394720

プログラム作成装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-280375
公開番号(公開出願番号):特開2000-112737
出願日: 1998年10月01日
公開日(公表日): 2000年04月21日
要約:
【要約】【課題】 ネットワーク上の複数の制御主体によって並列処理される各々のプログラムを、各プログラム上で各ブロックが階層関係をもつように作成するためのプログラム作成装置において、バグ修正または実行確認を簡単に行うことのできる構成を提供すること。【解決手段】 ネットワーク上の複数の制御主体によって並列処理されるプログラムを作成するためのプログラム作成装置において、画面上でデバッグすべきブロックを指定すると、対応するソースプログラムがソースファイルから呼び出され、このプログラムが指定したマイクロプロセッサにダウンロードされる。また、モニターには、作成されたプログラムをその作成時と同一の形態でブロック毎に再生表示される。そして、ポップアップメニューの中から”実行”を選ぶと、ターゲットプロセッサの指定されたブロックにおいてBEGIN端子から実行が開始され、END端子に制御が到達するまで実行し、終了する。この間、位階層ブロックを含む際には、この下位階層ブロックも実行される。
請求項(抜粋):
ネットワーク上の少なくとも1つ以上の制御主体によって並列処理される各々のプログラムを、各プログラム上で各ブロックが階層関係をもつように作成するためのプログラム作成装置において、表示画面上でプログラムをブロック毎に作成するプログラム作成手段と、該プログラム作成手段により作成されたプログラムをブロック毎に格納しておく格納手段と、作成されたプログラムをデバッグするためのデバッグ手段とを有し、該デバッグ手段は、デバッグ時に、作成されたプログラムをその作成時と同一の形態でブロック毎に再生表示する再生表示手段と、再生されたプログラムのうちデバッグすべき任意のブロックを指定するブロック指定手段と、該ブロック指定手段により指定されたブロックのプログラム実行開始を指令する開始指令手段とを有することを特徴とするプログラム作成装置。
IPC (3件):
G06F 9/06 530 ,  G05B 15/02 ,  G05B 19/05
FI (3件):
G06F 9/06 530 P ,  G05B 15/02 P ,  G05B 19/05 A
Fターム (23件):
5B076DD03 ,  5B076EC01 ,  5H215AA07 ,  5H215BB10 ,  5H215CC07 ,  5H215CX02 ,  5H215GG04 ,  5H215GG20 ,  5H215JJ14 ,  5H220AA05 ,  5H220BB12 ,  5H220CC07 ,  5H220CX02 ,  5H220DD10 ,  5H220EE08 ,  5H220JJ02 ,  5H220JJ12 ,  5H220JJ13 ,  5H220JJ29 ,  5H220JJ53 ,  5H220JJ60 ,  5H220KK08 ,  5H220LL04
引用特許:
審査官引用 (2件)

前のページに戻る