MOSトランジスタ

発明者： ,
出願人/特許権者：
代理人 (1件)：大菅義之
公報種別：公開公報
出願番号（国際出願番号）：特願平3-343531
公開番号（公開出願番号）：特開平5-175493
出願日： 1991年12月25日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】製造工程を増加,複雑化することなくドレイン近傍への電界集中を緩和して耐圧を向上させる。【構成】 p型Si 基板11上に各々n+ 型のソース拡散層12,ドレイン拡散層13を形成する。また、ゲート酸化膜14下のチャネル領域には、しきい値電圧制御用の高濃度p+ 型不純物層28を形成する。そして、該高濃度p+ 型不純物層28は、n+ 型ソース拡散層12側に、n+ 型ドレイン拡散層13から所定距離L1 離間して形成する。従って、ドレイン近傍では、チャネル領域のp型不純物濃度が低くなり、電界集中が緩和されて耐圧が向上する。これは、製造工程が増加,複雑化することにはならない。

請求項（抜粋）：

第1導電型の半導体基板の表面領域に形成された第2導電型のソース拡散層及びドレイン拡散層と、前記半導体基板の表面に設けられるゲート酸化膜下のチャネル領域に形成されたしきい値電圧制御用の第1導電型の高濃度不純物層と、を有するMOSトランジスタにおいて、前記高濃度不純物層は前記ドレイン拡散層より離間して形成されてなることを特徴とするMOSトランジスタ。

前のページに戻る