半導体集積回路装置の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-065115
公開番号（公開出願番号）：特開平11-261021
出願日： 1998年03月16日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】ウエル分離構造を有する半導体集積回路装置において、製造工程の増加を招くことなく、ウエル分離領域におけるウエルおよび通常のウエルの不純物濃度を最適化する。【解決手段】ウエル分離領域および第2ウエル領域が露出するフォトレジストパターンを半導体基板上に形成した後、これをマスクとして半導体基板に不純物を導入して埋め込みnウエル3a, 3bを形成し、同じフォトレジストパターンをマスクとして不純物を導入して埋め込みnウエル3a, 3b上に自己整合的に浅いpウエル4a, 4bを形成する。続いて、そのフォトレジストパターンを除去した後、半導体基板の主面上にウエル分離領域の外周領域および第3ウエル領域が露出するフォトレジストパターンを形成した後、これをマスクとして半導体基板に不純物を導入して浅いpウエル5a, 5bを形成する。

請求項（抜粋）：

半導体集積回路装置の製造方法であって、(a)第1ウエル領域および第1ウエル領域から離間する位置に形成される第2ウエル領域が露出する第1マスクを半導体基板の主面上にパターン形成する工程と、(b)前記第1ウエル領域において、前記半導体基板の深い位置に第1導電型の埋め込みウエルを形成するために、前記第1マスクを不純物導入マスクとして不純物を半導体基板に導入する工程と、(c)前記第1ウエル領域および第2ウエル領域において、前記第1導電型の埋め込みウエル上に第2導電型の浅いウエルを形成するために、前記第1マスクを不純物導入マスクとして不純物を半導体基板に導入する工程と、(d)前記第1ウエル領域の第1導電型の埋め込みウエルと第2導電型の浅いウエルとの外周を取り囲む第3ウエル領域および前記第1ウエル領域から離間する位置に形成される第4ウエル領域が露出する第2マスクを前記半導体基板の主面上にパターン形成する工程と、(e)前記第3ウエル領域において、前記第1ウエル領域の第2導電型の浅いウエルの外周を取り囲み、かつ、第1ウエル領域の第1導電型の埋め込みウエルと電気的に接続される第1導電型の浅いウエルを形成し、かつ、前記第4ウエル領域において第1導電型の浅いウエルを形成するために、前記第2マスクを不純物導入マスクとして不純物を半導体基板に導入する工程とを含み、前記第1ウエル領域において、その第1ウエル領域における第2導電型の浅いウエルが前記第3ウエル領域に形成された第1導電型の浅いウエルおよび第1ウエル領域における第1導電型の埋め込みウエルに取り囲まれ半導体基板から電気的に分離され、前記第2ウエル領域において、前記第2導電型の浅いウエルが前記半導体基板と電気的に接続されることを特徴とする半導体集積回路装置の製造方法。

IPC (11件)：

H01L 27/10 461 , H01L 27/10 481 , H01L 21/761 , H01L 21/8234 , H01L 27/088 , H01L 27/115 , H01L 27/108 , H01L 21/8242 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (7件)：

H01L 27/10 461 , H01L 27/10 481 , H01L 21/76 J , H01L 27/08 102 A , H01L 27/10 434 , H01L 27/10 681 F , H01L 29/78 371

引用特許：

審査官引用 (4件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平8-128059 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
高耐圧半導体装置
公報種別：公開公報出願番号：特願平7-040185 出願人：日本電気株式会社
CMOS半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-007703 出願人：三洋電機株式会社

全件表示

前のページに戻る