特許

J-GLOBAL ID：200903072871649738

半導体集積回路装置

発明者： 鈴木 和久 ,  高橋 敏郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-363149
公開番号（公開出願番号）：特開平11-176950
出願日： 1997年12月15日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 プロセスを複雑化することなく、レベル変換と耐圧破壊を防止した回路を備えた半導体集積回路装置を提供する。【解決手段】 ゲートとソース、ドレイン間の耐圧が比較的低い電圧以下のMOSFETで構成され、その耐圧よりも大きい比較的高い電圧が供給される半導体集積回路装置であって、上記比較的高い電圧と比較的低い電圧の差電圧がソースに供給される第2導電型のMOSFET及び比較的高い電圧に対応した出力電圧を形成する第1導電型のMOSFETは、それらが形成されるウェル領域が半導体基板とは分離され、上記ウェル領域には対応する差電圧及び比較的高い電圧が供給され、接地電位と比較的低い電圧間と、差電圧と比較的高い電圧間の2種類の信号振幅を持ち、 MOSFETのゲートとソース、ドレイン間には耐圧である上記比較的低い電圧の電圧しか印加されないようにする。

請求項（抜粋）：

ゲートとソース、ドレイン間の耐圧が比較的低い電圧以下のMOSFETで構成され、上記MOSFETのゲートとソース、ドレイン間の耐圧よりも大きい比較的高い電圧が供給される半導体集積回路装置であって、上記比較的高い電圧と比較的低い電圧の差電圧がソースに供給される第2導電型のMOSFET及び比較的高い電圧に対応した出力電圧を形成する第1導電型のMOSFETは、それらが形成されるウェル領域が半導体基板とは分離されて、上記ウェル領域には対応する差電圧及び比較的高い電圧が供給され、接地電位と比較的低い電圧間と、差電圧と比較的高い電圧間の2種類の信号振幅を持ち、MOSFETのゲートとソース、ドレイン間には耐圧である上記比較的低い電圧の電圧しか印加されないことを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/08 321 B ,  H01L 27/04 A