特許
J-GLOBAL ID：200903072874710942
ICテスタ用ドライバの出力電圧補正回路
発明者：
出願人/特許権者：
代理人 (1件)：
小俣 欽司
公報種別：公開公報
出願番号（国際出願番号）：特願平3-235768
公開番号（公開出願番号）：特開平5-052908
出願日： 1991年08月23日
公開日（公表日）： 1993年03月02日
要約：
【要約】【目的】 増幅器1と増幅器2にそれぞれ帰還抵抗を接続し、帰還抵抗に補正電流を流して増幅器1と増幅器2の出力電圧を補正することによりドライバ3の出力電圧を補正する。【構成】 増幅器1の帰還抵抗11に流す電流を制御し、増幅器1の出力電圧を制御するD/A変換器6と、増幅器2の帰還抵抗12に流す電流を制御し、増幅器2の出力電圧を制御するD/A変換器7と、D/A変換器6又はD/A変換器7の入力の設定を制御する制御手段8と、オフセット誤差補正時のD/A変換器6・7の入力の最終設定値21と、ゲイン誤差補正時ののD/A変換器6・7の入力の最終設定値22とを記憶する記憶装置9とを備える。
請求項（抜粋）：
第1の入力端子(1A)に加えられた電圧を増幅し、第2の入力端子(1B)と出力間に帰還抵抗(11)が接続される第1の増幅器(1) と、第3の入力端子(2A)に加えられた電圧を増幅し、第4の入力端子(2B)と出力間に帰還抵抗(12)が接続される第2の増幅器(2) と、第1の増幅器(1) の出力が第5の入力端子(3C)に加えられ、第2の増幅器(2)の出力が第6の入力端子(3D)に加えられ、第7の入力端子(3A)に正論理が加えられたとき、第5の入力端子(3C)の電圧が出力端子(3B)に出力され、第7の入力端子(3A)に負論理が加えられたとき、第6の入力端子(3D)の電圧が出力端子(3B)に出力されるドライバ(3) と、第1の増幅器(1) の帰還抵抗(11)に流す電流を制御し、第1の増幅器(1) の出力電圧を制御する電流出力型の第1のD/A変換器(6) と、第2の増幅器(2) の帰還抵抗(12)に流す電流を制御し、第2の増幅器(2) の出力電圧を制御する電流出力型の第2のD/A変換器(7) と、第1のD/A変換器(6) の入力(6A)又は第2のD/A変換器(7) の入力(7A)の設定を制御し、ドライバ(3) の出力端子(3B)の電圧を第1の入力端子(1A)の電圧又は第3の入力端子(2A)の電圧と等しくする制御手段(8) とを備えることを特徴とするICテスタ用ドライバの出力電圧補正回路。
IPC (4件)：
G01R 31/28
, G11C 11/413
, H01L 21/66
, H01L 27/04
G01R 31/28 P
, G11C 11/34 341
