特許
J-GLOBAL ID:200903072878105423
シフトレジスタ
発明者:
,
出願人/特許権者:
代理人 (3件):
山本 秀策
, 安村 高明
, 大塩 竹志
公報種別:公開公報
出願番号(国際出願番号):特願2004-007399
公開番号(公開出願番号):特開2004-227751
出願日: 2004年01月14日
公開日(公表日): 2004年08月12日
要約:
【課題】 特にアクティブマトリクス液晶ディスプレイ用のスキャンおよびデータラインドライバにおいて使用するのに適した、公知のものよりも集積回路面積の小さい比較的コンパクトなサイズのシフトレジスタを提供する。【解決手段】 シフトレジスタはX(3より大きい整数)段を含む。クロック信号発生器はY(2より大きい)相クロック信号を供給する。各段は、フリップフロップ/論理回路を含み、直前の段の出力からセットイネーブル信号を受信し、イネーブル信号の存在下でクロック位相の1つの立ち上がりエッジによりセットされ、クロック位相の立ち下がりエッジによりリセットされる。双方向動作のために、各中間段はまた、直後の段の出力からセットイネーブル信号を受信する。クロック信号発生器は、シフトレジスタ動作に対して第1の順番で順方向にクロックパルスを供給し、シフトレジスタ動作に対して逆の順番で逆方向にクロックパルスを供給する。【選択図】 なし
請求項(抜粋):
X個の段(31〜35)と、ここでXは3より大きな整数であり、Y個のクロック入力(CK1〜CK3)と、ここでYは2より大きな整数であり、を含むシフトレジスタであって、
各第x段(32〜35)は、1<x≦Xである各xに対して、該第(x-1)段(31〜34)の出力(Q、QB)からセットイネーブル信号を受信するように構成されるフリップフロップ/論理回路(36〜50)を含み、
各第(nY+y)段(31〜35)は、0<y≦Yである各yおよび負でない整数nに対して、該セットイネーブル信号の存在下で該第yクロック入力(CK1〜CK3)におけるクロック信号の立ち上がりエッジまたは第1レベルに応答してセットされ、かつ該第yクロック入力(CK1〜CK2)における該クロック信号の立ち下がりエッジまたは第2レベルに応答してリセットされるように構成される
ことを特徴とする、シフトレジスタ。
IPC (5件):
G11C19/00
, G02F1/133
, G09G3/20
, G09G3/36
, G11C19/28
FI (8件):
G11C19/00 K
, G11C19/00 J
, G02F1/133 550
, G09G3/20 622E
, G09G3/20 623H
, G09G3/20 660F
, G09G3/36
, G11C19/28 B
Fターム (37件):
2H093NC16
, 2H093NC22
, 2H093NC34
, 2H093ND34
, 2H093ND42
, 2H093ND49
, 5C006AB01
, 5C006AF22
, 5C006AF50
, 5C006AF72
, 5C006BB15
, 5C006BC03
, 5C006BC11
, 5C006BC20
, 5C006BF03
, 5C006BF06
, 5C006BF26
, 5C006BF27
, 5C006BF33
, 5C006BF34
, 5C006EB05
, 5C006FA13
, 5C006FA20
, 5C006FA26
, 5C006FA37
, 5C006FA43
, 5C080AA10
, 5C080BB05
, 5C080DD08
, 5C080DD23
, 5C080DD25
, 5C080DD28
, 5C080EE23
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
引用特許:
出願人引用 (5件)
-
英国特許第2,345,207号
-
米国特許第5,410,583号
-
米国特許第6,339,631号
-
米国特許第6,345,085号
-
米国特許第5,859,630号
全件表示
審査官引用 (6件)
全件表示
前のページに戻る