特許
J-GLOBAL ID：200903072900828906
酸化物およびポリシリコン・スペーサによる高密度集積回路の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-145551
公開番号（公開出願番号）：特開平10-189910
出願日： 1997年06月03日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 2スペーサで微細なコンタクトホールとキャパシタをセルフアライメントに形成し、プロセスの重複制限を緩和して、製造が容易で低コストなものとする。【解決手段】 2組のスペーサを介してソース/ビット線のコンタクトとキャパシタの保存電極とをセルフアライメントに形成するものであって、第1スペーサを層間誘電膜の側壁に形成してソース/ビット線のコンタクトホールを区画するステップと、第2スペーサをビット線の側壁に形成してキャパシタの保存電極を区画するステップとを具備して、大きなアスペクト比を有する微細なコンタクトホールを形成し、コンタクトホールにコンタクトを形成するエッチング工程における重複制限を緩和するとともに、同一フォトマスク工程によりソースおよびドレインのコンタクトを形成することにより、フォトマスク工程の回数を減らすことができる。
請求項（抜粋）：
アクティブ領域および分離用の素子分離領域を設けた半導体基板上にインターコネクションならびにキャパシタを形成する方法であって、(a)前記アクティブ領域にソース領域、ドレイン領域、ゲート電極を有する半導体基板を準備するステップと、(b)前記半導体基板の表面上に整合酸化膜を形成するステップと、(c)前記整合酸化膜上に層間誘電膜を堆積するステップと、(d)前記層間誘電膜上に第1ポリシリコン膜を形成するステップと、(e)フォトマスクを介して前記第1ポリシリコン膜および前記層間誘電膜をエッチングして、前記ソース領域ならびに前記ドレイン領域の上方に第1開口を形成するとともに、この第1開口を前記第1ポリシリコン膜および前記層間誘電膜の第1側壁により区画するステップと、(f)前記第1側壁に第1サイドウォール・スペーサを形成するステップと、(g)前記第1ポリシリコン膜および前記第1サイドウォール・スペーサをフォトマスクとして前記層間誘電膜をエッチングし、ノード・コンタクトホールおよびビット線コンタクトホールを形成し、前記ノード・コンタクトホールが前記ソース領域を露出させ、前記ビット線コンタクトホールが前記ドレイン領域を露出させるステップと、(h)ノード・プラグにより前記ノード・コンタクトホールを充填し、ビット線プラグにより前記ビット線コンタクトホールを充填するステップと、(i)前記層間誘電膜および前記ノード・プラグならびに前記ビット線プラグ上にポリサイド膜を形成するステップと、(j)前記ポリサイド膜上に酸化膜を形成するステップと、(k)前記酸化膜と前記ポリサイド膜と前記第1ポリシリコン膜と前記第1サイドウォール・スペーサと前記ノード・プラグの一部分とをパターニングならびにエッチングして、キャパシタ開口を形成し、このキャパシタ開口を前記ビット線プラグおよび前記酸化膜ならびに前記第1ポリシリコン膜の第2側壁により区画するステップと、(l)前記第2側壁に第2サイドウォール・スペーサを形成するステップと、(m)電極板を形成して前記キャパシタ開口を充填するとともに、前記ノード・プラグに対する電気接続を形成し、前記ソース領域に対するインターコネクションを形成するステップとを具備することを特徴とする酸化物およびポリシリコン・スペーサによる高密度集積回路の製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
H01L 27/10 681 B
, H01L 27/10 621 B
