特許
J-GLOBAL ID：200903072903253092
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-198120
公開番号（公開出願番号）：特開平7-115198
出願日： 1994年08月23日
公開日（公表日）： 1995年05月02日
要約：
【要約】【目的】 シリサイド電極(配線)を用いた半導体装置の製造方法に関し、サリサイド技術を用い、局所配線を作成することのできる半導体装置の製造方法を提供する。【構成】 シリコン半導体基板表面を選択的に酸化してフィールド酸化膜を形成すると共に、少なくとも一部が前記フィールド酸化膜で境界付けされたシリコン表面を画定する工程と、前記シリコン表面およびフィールド酸化膜を覆ってコバルト膜を堆積する工程と、前記コバルト膜上にシリコン膜を堆積し、パターニングして前記シリコン表面上から前記フィールド酸化膜上に延在するシリコン膜パターンを形成する工程と、前記コバルト膜上にTiN膜を形成する工程と、前記基板を加熱し、前記コバルト膜と前記シリコン表面間および前記コバルト膜と前記シリコン膜パターン間のシリサイド反応を行なわせる工程と、残ったTiN膜とCo膜を除去する工程とを含む。
請求項（抜粋）：
シリコン半導体の基板上にゲート絶縁膜を介してシリコンゲート電極を形成する工程と、前記シリコンゲート電極の露出面を絶縁膜で覆い、ゲート電極の両側では基板表面を露出する工程と、前記基板表面上に第1の高融点金属膜を形成する工程と、前記基板を加熱して前記第1の高融点金属膜と前記基板表面とのシリサイド反応を行なわせ、第1の高融点金属シリサイド膜を形成する工程と、未反応の前記第1の高融点金属膜を除去する工程と、前記ゲート電極上の絶縁膜を除去し、ゲート電極表面を露出する工程と、前記ゲート電極および第1の高融点金属シリサイド膜下の基板表面に不純物イオンを注入する工程と、前記基板を加熱して、前記不純物を活性化する工程とを含む半導体装置の製造方法。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/28 301
