特許
J-GLOBAL ID:200903072907891034

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平5-092751
公開番号(公開出願番号):特開平6-302186
出願日: 1993年04月20日
公開日(公表日): 1994年10月28日
要約:
【要約】【目的】 本発明の目的は、カラム系回路倍周期動作方式を用いた場合において、第1アドレスが偶数であるか、奇数であるかにかかわらず、アドレスの動作モードに対応したアドレスインクリメント動作を可能とすることにある。【構成】 カラムアドレス偶数番地に対応する第1メモリセルアレイ20Bと、カラムアドレスの奇数番地に対応する第2メモリセルアレイ20Aと、偶数アドレス又は奇数アドレスの構成ビットを、モード設定信号に応じてシフトさせるための論理回路22B,23とを設け、第1アドレスが偶数であるか、奇数であるかにかかわらず、初期設定により決定されるアドレスの動作モードに対応したアドレスインクリメント動作を実現する。
請求項(抜粋):
所望のワード線を選択した状態でカラムアドレスを順次変化させることにより、メモリセルのアクセスを可能とするモードを有する半導体記憶装置において、カラムアドレス偶数番地に対応する第1メモリセルアレイと、カラムアドレスの奇数番地に対応する第2メモリセルアレイと、偶数アドレス又は奇数アドレスの構成ビットを、モード設定信号に応じてシフトさせるための論理回路とを含むことを特徴とする半導体記憶装置。
引用特許:
審査官引用 (2件)
  • 特開昭63-053788
  • 特開昭61-170994

前のページに戻る