特許
J-GLOBAL ID：200903072953234196
薄膜磁性体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-241983
公開番号（公開出願番号）：特開2003-059257
出願日： 2001年08月09日
公開日（公表日）： 2003年02月28日
要約：
【要約】【課題】 MTJメモリセルの信頼性確保と高速データ読出とを両立する薄膜磁性体記憶装置の構成を提供する。【解決手段】 選択列に対応するビット線BLおよび/BLは、選択されたMTJメモリセルおよびダミーメモリセルDMCの一方ずつを介して、接地電圧Vssにプルダウンされるとともに、リードドライブ選択ゲートRCDGを介して電源電圧Vcc2にプルアップされる。選択列に対応するリードゲートRGは、対応するビット線BL,/BLの電圧に応じた駆動力で、リードデータバスRDB,/RDBの電圧を駆動する。データ読出回路51Rは、リードデータバスRDBおよび/RDBの電圧差に基づいてデータ読出を実行する。電源電圧Vcc2は、MTJメモリセルのトンネル絶縁膜の信頼性を考慮して定められる。
請求項（抜粋）：
各々が記憶データを保持するための複数のメモリセルを備え、各前記メモリセルは、前記記憶データのレベルに応じて電気抵抗が変化する磁気記憶部と、データ読出時において選択的にオンするアクセスゲートとを含み、前記複数のメモリセルから、データ読出またはデータ書込の対象に選択された選択メモリセルをアドレス信号に応じて指定するためのデコード部と、前記複数のメモリセルの所定区分ごとに配置され、データ読出時において、前記選択メモリセルのアクセスゲートのターンオンに応答して、前記選択メモリセルの磁気記憶部を介して第1の電圧と結合されるビット線と、データ読出時において、前記ビット線を、前記選択メモリセルの両端への印可電圧が所定電圧以下となるように定められた第2の電圧と電気的に結合するためのビット線駆動部と、前記複数のメモリセルによって共有される、前記選択メモリセルからの読出データを伝達するための読出データ線と、前記読出データ線の電圧を、前記選択メモリセルと結合されたビット線の電圧に応じた駆動力によって固定電圧へ駆動するための読出ゲート回路と、前記読出データ線の電圧を検知および増幅して、前記読出データを生成するためのデータ読出回路とをさらに備える、薄膜磁性体記憶装置。
IPC (4件)：
G11C 11/15
, G11C 11/14
, H01L 27/105
, H01L 43/08
G11C 11/15
, G11C 11/14 Z
, H01L 43/08 Z
, H01L 27/10 447
5F083FZ10
, 5F083GA01
, 5F083GA03
, 5F083GA05
, 5F083GA09
, 5F083GA11
, 5F083KA05
, 5F083LA04
, 5F083LA05
, 5F083LA09
, 5F083LA10
, 5F083LA26
, 5F083ZA28
