特許

J-GLOBAL ID：200903072972024550

改良した疑似乱数発生器

発明者： アイエロ,ウイリアム,エイ. ,  ヴェンカテサン,ラマラスナン
出願人/特許権者： ベル コミュニケーションズ リサーチ,インコーポレイテッド
代理人 (1件)： 谷 義一 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平9-520475
公開番号（公開出願番号）：特表平11-500849
出願日： 1996年10月25日
公開日（公表日）： 1999年01月19日
要約：

【要約】保全ブロック暗号エンコーダを利用して暗号化された強い疑似乱数ビット・ストリームを発生するための方法論と付随する回路構成である。各ブロック暗号エンコーダ(550)は乱数鍵(540)と第1のシード(510)を入力として有し、各エンコーダの出力はその入力にフィードバックされる。第1のシードは初期入力として供給され、各後続の入力はブロック暗号エンコーダの即時出力である。暗号化された強い疑似乱数ビット・ストリーム内の各ビットは、ブロック暗号エンコーダの入力と第2のシード(520)間の第1の内積、および乱数鍵と第3のシード(570)間の第2の内積とに関連付けられる。

請求項（抜粋）：

一定の乱数エンコーダ鍵、同じ長さの第1と第2のシード、および該一定の乱数エンコーダ鍵と同じ長さの第3のシードとを有するブロック暗号エンコーダを用いて暗号化された強い疑似乱数ビットのストリームを発生する方法であって、 (a)前記ブロック暗号エンコーダへの第1の入力として前記第1のシードを入力するステップと、 (b)前記ブロック暗号エンコーダの入力と前記第2のシード間の第1の内積、および前記第3のシードと前記一定の乱数エンコーダ鍵間の第2の内積とに対応して前記ストリームの出力ビットを発生するステップと、 (c)前記ブロック暗号エンコーダの出力を該ブロック暗号エンコーダへ次の入力としてフィードバックし、かつステップ(b)へ戻るステップと を有することを特徴とする方法。

IPC (2件)：

G06F 7/58 ,  G09C 1/00 650

FI (2件)：

G06F 7/58 A ,  G09C 1/00 650 B