パルス発生回路

発明者：
出願人/特許権者：
代理人 (1件)：中村稔 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-249824
公開番号（公開出願番号）：特開平5-090915
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】ハードウエア量を増大させることなく、広範囲にわたるパルス幅の信号を発生させることができるパルス発生回路を提供する。【構成】クロック発生器1からのクロック信号は、セレクタ2に入力される。セレクタ2におけるアドレス値に対応してクロック信号の周期が増大するようになっている。セレクタ2からの信号はカウンタ3に入力される。この場合、カウンタ3に入力される信号はクロック制御回路5によって選択されたアドレスの信号が入力される。カウンタ3は適当なタイミングで入力されるスタート信号によってカウントを開始しする。カウンタはカウンタ値に対応して選択される信号を出力する。カウンタ3からの信号はクロック制御回路5に入力される。クロック制御回路5はカウンタ3からの信号に基づいて、カウンタ3に入力されるべき信号をセレクタ2に対して指定する。カウンタ3からの信号は、比較器4に入力される。カウンタ3に入力される信号の周期はカウンタ値に対応して増大するので、最大発生パルス幅は20Tとなる。

請求項（抜粋）：

所定周期のクロック信号を発生するクロック発生器と、該クロック発生器からのクロック信号をカウントするカウンタと、発生させるべきパルスのパルス幅に対応する設定データを所定の演算式に基づいて演算する演算手段と、該演算手段の演算結果と前記カウンタの出力値とを入力し両者が一致したとき信号を発生する比較手段とを備えたことを特徴とするパルス発生回路。

前のページに戻る