特許
J-GLOBAL ID:200903073004036258
不揮発性半導体記憶装置
発明者:
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2007-179246
公開番号(公開出願番号):特開2007-250186
出願日: 2007年07月09日
公開日(公表日): 2007年09月27日
要約:
【課題】複数のワード線の各ワード線に複数のページが対応して接続されるメモリアレイ構成での消去動作の最適化を図り、また消去動作の高速化を実現できる不揮発性半導体記憶装置を提供する。【解決手段】フラッシュメモリにおいて、消去動作は任意に選択された複数のページを一括して消去する消去方式であり、2ページ消去モードでは、ページ消去、ページプレ消去ベリファイ、ページ書き戻し処理、ページプレ書き戻しベリファイ、ページ上裾判定処理を順に行い、特に、〔1〕消去特性のばらつきを考慮し、消去対象ページのうち、偶数ページまたは奇数ページの任意の1ページに対してのみ消去ベリファイを行うことにより、消去ベリファイ回数を最低必要回数に抑えること、〔2〕書き戻し処理を偶数ページと奇数ページの1ページずつ連続的に実施することにより、書き戻しベリファイ毎に書き戻し対象のメモリセルを設定しなくて済むため、消去上裾不良を防ぐこと、を可能とする。【選択図】図26
請求項(抜粋):
複数のワード線と、複数のビット線と、それぞれ対応する1本のワード線および1本のビット線に接続され、コントロールゲートおよびフローティングゲートを有する複数のメモリセルとを含み、複数のワード線毎に複数のブロックが構成され、前記複数のワード線の各ワード線に複数のページが対応して接続される構成のメモリアレイを有し、
前記複数のブロックのうち、少なくとも第1ブロックと第2ブロックとの間でページアドレスを連続的に設定し、前記第1ブロック内の第1ページと前記第2ブロック内の第2ページとを同時に消去する消去モードを有することを特徴とする不揮発性半導体記憶装置。
IPC (2件):
FI (4件):
G11C17/00 612F
, G11C17/00 612B
, G11C17/00 622C
, G11C17/00 641
Fターム (28件):
5B125BA05
, 5B125BA19
, 5B125CA01
, 5B125CA17
, 5B125CA18
, 5B125DB08
, 5B125DB09
, 5B125DB12
, 5B125DB13
, 5B125DC04
, 5B125DC08
, 5B125DC10
, 5B125DC12
, 5B125DC13
, 5B125DE06
, 5B125EA04
, 5B125EA07
, 5B125EB01
, 5B125EB02
, 5B125EB05
, 5B125EB07
, 5B125EE03
, 5B125EE05
, 5B125EE12
, 5B125EG17
, 5B125FA01
, 5B125FA02
, 5B125FA05
引用特許:
前のページに戻る