特許

J-GLOBAL ID：200903073026561275

CPU監視システム

発明者： 藤津 正
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松本 正夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-136686
公開番号（公開出願番号）：特開平6-324915
出願日： 1993年05月14日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 汎用OS等の場合でも、タイマ制御手段によるCPUの動作監視を可能とする。【構成】 プログラム内の一定時間のループを構成する特定の処理に含まれる少なくとも1つの命令の特定アドレスを格納する特定アドレス格納部16と、プログラム内のCPUによって実行する命令を指示する実行アドレスと特定アドレス格納部16に格納される特定アドレスと比較し、一致した場合にタイマ制御手段に対しカウントをリセットするリセット信号を生成出力するアドレス比較回路15を備える【効果】 カウントリセット処理の組み込みができない汎用OS等の場合でも、タイマ制御手段によるCPUの動作監視が可能となる。

請求項（抜粋）：

プログラムを格納する手段と、該プログラムによる実行制御を行なうCPUと、前記プログラムの一定の処理単位に対する前記CPUの処理時間をカウントして前記CPUの動作の良否を監視するタイマ制御手段を備えるCPU監視システムにおいて、前記プログラム内の一定時間のループを構成する特定の処理に含まれる少なくとも1つの命令の特定アドレスを格納する特定アドレス格納手段と、前記プログラム内の前記CPUによって実行する命令を指示する実行アドレスと前記特定アドレス格納手段に格納される特定アドレスと比較し、一致した場合に前記タイマ制御手段に対しカウントをリセットするリセット信号を生成出力するアドレス比較手段を備えることを特徴とするCPU監視システム。

引用特許：

審査官引用 (3件)

• 特開昭63-316146
  
• 特開昭62-154037
  
• 特開昭63-193260