特許

J-GLOBAL ID：200903073026633632

半導体集積回路装置及びその設計方法

発明者： ▲高▼相 知郎
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-209307
公開番号（公開出願番号）：特開2001-036051
出願日： 1999年07月23日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】別々の設計データ(CADデータ)に依存している集積回路どうしの接続部における精度の不安定箇所をなくし、高信頼性の接続部構造を有する半導体集積回路装置及びその設計方法を提供する。【解決手段】LSIチップ1上においてゲートアレイ集積回路11側とマクロセル12側の配線パターン相互の接続端部13は、互いに異なるCADグリッドに依存したデータにより自動配置配線されている。そこで、上記接続端部13は、ゲートアレイ集積回路11側、マクロセル12側のうちのいずれかの配線端部を幅広くした延在端部を含んで構成される。これは自動配置配線の設計段階において、ゲートアレイ集積回路側11、マクロセル側12いずれかの配線端部に対して幅広の配線延在端部を構成(配置設計)しておくものである。

請求項（抜粋）：

第1の半導体集積回路と、前記第1の半導体集積回路に隣接して配置された第2の半導体集積回路と、前記第1の半導体集積回路に属する第1配線と第2の半導体集積回路に属する第2配線の相互接続部と、を具備し、前記相互接続部は少なくとも前記第1、第2配線のうちのいずれかを幅広くした延在端部で構成されていることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/118 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 21/82 M ,  H01L 21/82 C ,  H01L 27/04 U

Fターム (17件)：

5F038CA04 ,  5F038CA20 ,  5F038CD20 ,  5F038DF20 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA03 ,  5F064AA20 ,  5F064BB40 ,  5F064DD22 ,  5F064EE02 ,  5F064EE08 ,  5F064EE12 ,  5F064EE19 ,  5F064EE27 ,  5F064HH06 ,  5F064HH20