特許
J-GLOBAL ID：200903073051092956
半導体基板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-197170
公開番号（公開出願番号）：特開平11-074492
出願日： 1987年11月20日
公開日（公表日）： 1999年03月16日
要約：
【要約】【課題】 埋め込み酸化膜に高い電圧を分担させることができ、その結果、素子部の厚みを薄くできる高耐圧半導体素子を作成可能な半導体基板の製造方法を提供する。【解決手段】 シリコン基板1と高抵抗シリコン層4となる高抵抗シリコン基板の各接着面を鏡面研磨し、少なくとも一方の基板の接着面側に酸化膜2および多結晶半導体膜3を形成して、研磨した接着面同士を清浄な雰囲気下で密着させ、その後に所定の熱処理を加えることにより2枚の基板を直接接着する。
請求項（抜粋）：
2枚の半導体基板の各接着面をそれぞれ鏡面研磨する工程と、前記2枚の半導体基板の少なくとも一方の接着面側に絶縁膜および半絶縁性多結晶半導体膜を形成する工程と、前記2枚の半導体基板の接着面同士を清浄な雰囲気下で密着させ熱処理して直接接着する工程とを備えた半導体基板の製造方法。
IPC (4件)：
H01L 27/12
, H01L 21/762
, H01L 29/06
, H01L 29/861
H01L 27/12 B
, H01L 29/06
, H01L 21/76 D
, H01L 29/91 D
