特許

J-GLOBAL ID：200903073051943352

半導体装置及びその製造方法

発明者： 高橋 潔
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-289409
公開番号（公開出願番号）：特開平10-135245
出願日： 1996年10月31日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 半導体チップをパッケージ基板に搭載して半導体装置を製造する工程では、個々の半導体チップをそれぞれパッケージ基板にマウント、ボンディングする工程数が多く、製造工程が複雑化する。【解決手段】 複数の半導体チップに相当する素子が形成されている半導体基板10を、そのボンディングパッド11がパッケージ基板20の接続用電極23と接続されるようにパッケージ基板20に搭載し、その上で半導体基板10とパッケージ基板20とを一体的に切断して複数個の半導体チップ14とパッケージベース25とに分離し、これらを樹脂封止して個々の半導体装置を形成する。半導体チップのマウント及びボンディングの各工程を1回の工程に短縮することが可能になり、半導体装置の製造工程を大幅に低減することが可能となる。

請求項（抜粋）：

パッケージベース上に半導体チップが搭載され、前記パッケージベースに設けられた外部接続用の電極と前記半導体チップとが電気接続されてなる半導体装置において、前記パッケージベースと半導体チップが同一平面形状及び平面寸法に形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/50 ,  H01L 21/60 311 ,  H01L 21/603

FI (3件)：

H01L 21/50 A ,  H01L 21/60 311 S ,  H01L 21/603 A