特許
J-GLOBAL ID：200903073069601599
シリアル/パラレル変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-002594
公開番号（公開出願番号）：特開平5-191297
出願日： 1992年01月10日
公開日（公表日）： 1993年07月30日
要約：
【要約】【目的】入力のシリアルデータをnビットのパラレルデータに変換して出力するシリアル/パラレル変換回路に関し、シリアルデータの時点でデータの先頭を示すフレームパターンを検出するフレームパターン検出手段を設けることにより、小規模の構成のシリアル/パラレル変換回路を実現することを目的とする。【構成】入力のシリアルデータを所定の段数シフトするシフト手段10と、シフト手段10の出力からデータの先頭を示すフレームパターンを検出するフレームパターン検出手段20と、フレームパターン検出手段20がフレームパターンを検出したときにシリアル/パラレル変換タイミング信号を出力するシリアル/パラレル変換タイミング作成手段30と、シフト手段10の出力するパラレルデータをラッチして出力する出力手段40とを備え、シリアルデータの時点でデータの先頭を検出して、nビットのパラレルデータに変換するように構成する。
請求項（抜粋）：
入力のシリアルデータをnビットのパラレルデータに変換して出力するシリアル/パラレル変換回路であって、入力のシリアルデータを所定の段数シフトするシフト手段(10)と、前記シフト手段(10)の出力からデータの先頭を示すフレームパターンを検出するフレームパターン検出手段(20)と、前記フレームパターン検出手段(20)がフレームパターンを検出したときにシリアル/パラレル変換タイミング信号を出力するシリアル/パラレル変換タイミング作成手段(30)と、前記シフト手段(10)でシフトして出力するパラレルデータをラッチして出力する出力手段(40)とを備え、シリアルデータの時点でデータの先頭を検出して、nビットのパラレルデータに変換することを特徴とするシリアル/パラレル変換回路。
引用特許：
前のページに戻る
