特許
J-GLOBAL ID：200903073092009630
半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
金山 敏彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-342086
公開番号（公開出願番号）：特開平6-196659
出願日： 1992年12月22日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 メモリセルの面積を増やすことなく、記憶容量を増やすことができるROMを提供する。【構成】 WORD線(1,2)にゲート端子が接続されているセルトランジスタ12(a,b)が備えられている。このセルトランジスタ12(a,b)のソース端子は接地されている。そして、各セルトランジスタ12(a,b)は2本のBIT線1,2を受け持っている。、各BIT線1とBIT線2との接続状態は、記憶するべきデジタルデータの値に応じて規定されている。WORD線に選択信号が印加された場合、そのWORD線にゲート端子が接続されているセルトランジスタ12が導通状態となると、そのセルトランジスタ12のドレイン端子に接続されているBIT線2は「L」レベルの信号が表れ、接続されていないBIT線にはプリチャージされたレベルすなわち「H」レベルの信号が出力される。
請求項（抜粋）：
複数のワード線と、複数のビット線と、前記ワード線の中の一本のワード線と前記ビット線の中の所定の複数のビット線との組ごとに対応して設けられたセルトランジスタであって、そのゲート端子が前記対応する組の一本のワード線に接続され、ソース端子が接地され、記憶されるデータの値に応じて前記対応する組の複数のビット線がそれぞれドレイン端子に接続または非接続されている複数のセルトランジスタと、を備え、前記各セルトランジスタは、そのゲート端子に接続されている前記ワード線に選択信号が印加された場合、そのドレイン端子に接続されている前記対応するビット線に対して接地電位の信号を出力することを特徴とする読み出し専用半導体メモリ。
IPC (2件)：
FI (2件)：
H01L 27/10 433
, G11C 17/00 301 A
