特許

J-GLOBAL ID：200903073098467982

電子制御装置

発明者： 春本 哲
出願人/特許権者： 富士通テン株式会社
代理人 (1件)： 西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-337599
公開番号（公開出願番号）：特開平6-187273
出願日： 1992年12月17日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】 電子制御装置を構成する2つの中央演算処理装置間に接続される通信ライン数を削減し、ポート数の低減、ECU基板面積縮小を図り、ワイヤハーネスの肥大化を抑制する。【構成】 ECU1を構成するCPU2,3相互間に伝送されるパラレルデータの第1制御信号と、シリアルデータの第2制御信号のうち、使用頻度の低い第1制御信号を伝送する通信ラインL2〜L4を、常時は第2制御信号の伝送に使用し、一方のCPU2から通信ラインL1を介する出力に応答して、一定期間前記第2制御信号の伝送に切換え使用する。これにより通信ラインの効率的使用が図れ、通信ライン数を削減することができる。

請求項（抜粋）：

相互間を複数の通信ラインで接続された、複数の中央演算処理装置を備え、複数ビットから成りパラレル伝送される第1の制御信号と、前記複数以下のビット数の通信ラインで伝送される第2の制御信号とを前記通信ラインを介して伝送し、前記中央処理装置間通信によって所望する制御を行わせるようにした電子制御装置において、前記複数の通信ラインを常時は前記第2の制御信号の伝送に使用し、予め定める条件下でのみ前記複数の通信ラインを前記パラレル伝送される第1の制御信号の伝送のために切換え使用するようにしたことを特徴とする電子制御装置。

IPC (5件)：

G06F 13/00 355 ,  F02D 45/00 374 ,  G06F 13/38 330 ,  G08C 15/06 ,  G05B 15/02