特許
J-GLOBAL ID：200903073120559756
デジタル信号処理システム
発明者：
,
出願人/特許権者：
代理人 (2件)：
山口 邦夫
, 佐々木 榮二
公報種別：公開公報
出願番号（国際出願番号）：特願2004-076870
公開番号（公開出願番号）：特開2005-269089
出願日： 2004年03月17日
公開日（公表日）： 2005年09月29日
要約：
【課題】クロック周波数が異なる回路ブロック間のそのクロック周波数差に起因したデータ過不足を発生させずに、データ転送時の不要輻射を低減できるようにする。【解決手段】 固定周波数クロックS1を発生する基準クロック発生器14Aと、基準クロック発生器14Aによって発生された固定周波数クロックS1に基づいて動作するA/D変換器11と、周波数拡散クロックS2を発生する周波数拡散クロック発生器14Bと、周波数拡散クロック発生器14Bによって発生された周波数拡散クロックS2に基づいて動作する信号処理ブロック13と、A/D変換器11及び信号処理ブロック13間に接続され、A/D変換器11に対しては、固定周波数クロックS1に基づいてデータ書込み読出し処理をし、信号処理ブロック13に対しては周波数拡散クロックS2に基づいてデータ書込み読出し処理するバッファメモリ12とを備えるものである。【選択図】 図2
請求項（抜粋）：
所定の固定周波数の第1クロック信号を発生する第1信号発生器と、
前記第1信号発生器によって発生された第1クロック信号に基づいて動作する第1の回路ブロックと、
周波数拡散により周波数を変動させた第2クロック信号を発生する第2信号発生器と、
前記第2信号発生器によって発生された第2クロック信号に基づいて動作する第2の回路ブロックと、
前記第1及び第2の回路ブロック間に接続され、前記第1の回路ブロックに対しては、前記第1クロック信号に基づいてデータ書込み読出し処理をし、前記第2の回路ブロックに対しては第2クロック信号に基づいてデータ書込み読出し処理するバッファメモリとを備えることを特徴とするデジタル信号処理システム。
IPC (2件)：
FI (3件)：
H04N5/14 Z
, G09G5/00 550H
, G09G5/00 550M
5C021PA28
, 5C021PA54
, 5C021PA72
, 5C021PA79
, 5C021PA85
, 5C021PA86
, 5C021PA87
, 5C021YA02
, 5C082BB15
, 5C082BB22
, 5C082BC16
, 5C082DA53
, 5C082DA63
, 5C082DA76
, 5C082DA86
, 5C082MM05
, 5C082MM10
