特許
J-GLOBAL ID：200903073125486587
浮動ゲート電界効果トランジスタ構造とその製造法
発明者：
出願人/特許権者：
代理人 (1件)：
中村 稔 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-228223
公開番号（公開出願番号）：特開平6-090003
出願日： 1991年05月09日
公開日（公表日）： 1994年03月29日
要約：
【要約】 (修正有)【目的】 EPROMに使用される浮動ゲートFETの製造に於て、漏れ電流が浮動ゲートの中央領域から制御ゲートへと導通することが防止され側壁酸化物層がONO複合層によって被覆されるので、層を比較的薄くできるので、製造中に過度な温度にさらされないで、FET構造は高密度の用途で使用するため小型化する。又、多重絶縁層を用いることによって、更にゲート・エッチング段階で拡散領域にシリコン溝が形成されることが防止される。【構成】 ポリシリコン浮動ゲート層18がシリコン基板30上に形成され、酸化物層42が浮動ゲート18の側壁に形成され、次に酸化物-窒化物-酸化物(ONO)複合層44が浮動ゲートと側壁酸化物層42を含む配列基板全体を覆って形成される。このONO複合層と側壁酸化物層を浮動ゲートとONO層の頂部に形成される制御ゲート20の絶縁誘導体とし機能する。
請求項（抜粋）：
浮動ゲート電界効果トランジスタ構造の製造法において、a) 半導体基板上に上面と側壁とを有する浮動ゲート層を形成し、b) 浮動ゲート層の側壁に沿って第1酸化物層を形成し、c) 第1酸化物層と浮動ゲート層の上面との上に酸化物-窒化物-酸化物(ONO)の複合層を形成し、d) 該ONO複合層の上面に制御ゲート層を形成する各段階から成ることを特徴とする製造法。
IPC (3件)：
H01L 29/788
, H01L 29/792
, H01L 21/318
