特許

J-GLOBAL ID：200903073184427101

トンネルトランジスタ及び記憶回路

発明者： 馬場 寿夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平7-320200
公開番号（公開出願番号）：特開平9-162394
出願日： 1995年12月08日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 従来のトンネルトランジスタの負性抵抗特性は一つであるため、そのトンネルトランジスタを用いて構成される一つの記憶回路で記憶できるのは1ビットだけであり、情報の記憶密度としては2倍程度にしかならない。【解決手段】 トンネルトランジスタは、基板1上に形成されたソース2及びドレイン3と、ソース・ドレイン間の基板1上に形成された、p型の不純物を高濃度に含み急峻な不純物分布を有する縮退した半導体からなる接続領域9と、ソース2、接続領域9及びドレイン3のそれぞれの間を接合するように基板1上に形成され、n型のキャリアを誘起する複数のチャネル層4と、ソース2、ドレイン3、接続領域9及びチャネル層4上に形成された絶縁層5と、ソース電極7、ドレイン電極8及びゲート電極6とからなる。ソース・ドレイン間に5つのn+-p+トンネル接合が形成され、複数の負性抵抗特性が得られる。

請求項（抜粋）：

基板上に互いに離間して形成された、それぞれ高濃度の不純物を含む半導体からなるソース及びドレインと、前記ソースとドレインの間の前記基板上に形成された、第1の導電型の不純物を高濃度に含み急峻な不純物分布を有する縮退した半導体からなる1つ以上の接続領域と、前記ソース、1つ以上の接続領域及びドレインのそれぞれの間を接合するように前記基板上に形成され、前記第1の導電型とは異なる第2の導電型のキャリアを誘起する複数のチャネル層と、前記ソース、ドレイン、接続領域及びチャネル層上に形成された絶縁層と、前記ソース、ドレイン及び絶縁層上にそれぞれ形成されたソース電極、ドレイン電極及びゲート電極とを有することを特徴とするトンネルトランジスタ。

IPC (3件)：

H01L 29/78 ,  G11C 11/38 ,  H01L 29/80

FI (3件)：

H01L 29/78 301 J ,  G11C 11/38 ,  H01L 29/80 A