特許

J-GLOBAL ID：200903073210447329

半導体記憶装置

発明者： 金本 恭三 ,  西岡 康隆 ,  印部 貴之
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-104539
公開番号（公開出願番号）：特開平10-294441
出願日： 1997年04月22日
公開日（公表日）： 1998年11月04日
要約：

【要約】【課題】 接続プラグとキャパシタのストレージノードとの接触面積を増大させる。【解決手段】 半導体基板1の主表面上に形成されたMOSトランジスタ20a,20bの一方の不純物拡散領域2a,2cに到達するコンタクトホール10a,10bを有する層間絶縁層9が半導体基板1の主表面上に形成される。コンタクトホール10a,10b内には、層間絶縁層9の上面9aよりも上方に突出する突出部11a1,11b1を有する接続プラグ11a,11bが形成される。突出部11a1,11b1を覆うようにストレージノード12a,12bが形成される。

請求項（抜粋）：

主表面を有する半導体基板と、前記半導体基板の主表面に形成された不純物拡散領域と、前記不純物拡散領域に達するコンタクトホールを有し前記主表面上に形成された層間絶縁層と、前記コンタクトホールを充填し、かつ前記層間絶縁層の上面よりも上方に突出する突出部を有する接続プラグと、前記突出部の上面と側面とに接触するように前記層間絶縁層上に形成されたキャパシタの第1電極と、前記第1電極上に誘電体層を介在して形成された前記キャパシタの第2電極と、を備えた、半導体記憶装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/768

FI (2件)：

H01L 27/10 621 B ,  H01L 21/90 B