特許

J-GLOBAL ID：200903073212083197

半導体記憶装置の製造方法

発明者： 田中 均洋
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-364895
公開番号（公開出願番号）：特開2003-168783
出願日： 2001年11月29日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】高集積デバイスの実現を可能にするために、強誘電体膜とその上下の電極との界面が急峻な強誘電体キャパシタを形成することが可能な半導体記憶装置の製造方法を提供する。【解決手段】強誘電体を一対の電極間に有して、両電極への印加電圧に応じた強誘電体の分極によってデータを記憶する半導体記憶装置の製造方法であって、基板に第1電極35を形成する工程と、第1電極35の上層に強誘電体層23を形成する工程と、強誘電体層23の上層に第2電極37を形成する工程とを有し、強誘電体層23を形成する工程が、紫外領域の光を強誘電体前駆物質層または強誘電体層に照射する工程を少なくとも含む。強誘電体前駆物質層に照射して結晶化させるか、または、強誘電体層に照射して表層の不純物層などを除去する。

請求項（抜粋）：

強誘電体を一対の電極間に有して、両電極への印加電圧に応じた強誘電体の分極によってデータを記憶する半導体記憶装置の製造方法であって、基板に第1電極を形成する工程と、上記第1電極の上層に強誘電体層を形成する工程と、上記強誘電体層の上層に第2電極を形成する工程とを有し、上記強誘電体層を形成する工程が、紫外領域の光を強誘電体前駆物質層または強誘電体層に照射する工程を少なくとも含む半導体記憶装置の製造方法。

IPC (2件)：

H01L 27/105 ,  H01L 21/316

FI (3件)：

H01L 21/316 G ,  H01L 27/10 444 Z ,  H01L 27/10 444 C

Fターム (21件)：

5F058BA11 ,  5F058BB05 ,  5F058BC03 ,  5F058BF46 ,  5F058BH01 ,  5F058BJ04 ,  5F083FR01 ,  5F083JA17 ,  5F083JA35 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083JA53 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083PR00 ,  5F083PR13 ,  5F083PR23 ,  5F083PR40