特許

J-GLOBAL ID：200903073229289708

絶縁膜の形成方法、半導体装置、製造装置

発明者： 中田 行彦 ,  糸賀 隆志 ,  岡本 哲也 ,  浜田 敏正
出願人/特許権者： シャープ株式会社
代理人 (1件)： 佐々木 晴康 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-001042
公開番号（公開出願番号）：特開2002-208592
出願日： 2001年01月09日
公開日（公表日）： 2002年07月26日
要約：

【要約】【課題】 プラズマCVD法のような堆積法を用いると半導体の表面がそのまま半導体と絶縁膜(ゲート絶縁膜)との界面となり、イオン損傷が避けられないため、界面準位密度が大きくなり、薄膜トランジスタに用いた場合、良好な素子特性を得ることができなかった。【解決手段】 半導体の表面に絶縁膜を形成する方法において、全工程の基板温度が600°C以下で、かつ前記半導体の表面を酸素原子活性種を含む雰囲気中で酸化させ、第1の絶縁膜を形成する工程と、大気に晒さずに前記第1の絶縁膜上に堆積法により第2の絶縁膜を形成する工程とからなる。

請求項（抜粋）：

半導体に絶縁膜を形成する方法において、全工程の基板温度が600°C以下で、かつ前記半導体の表面を酸素原子活性種を含む雰囲気中で酸化させた酸化膜からなる第1の絶縁膜を形成する工程と、大気に晒さずに前記第1の絶縁膜上に堆積法により第2の絶縁膜を形成する工程とからなることを特徴とする絶縁膜の形成方法。

IPC (3件)：

H01L 21/316 ,  H01L 29/786 ,  H01L 21/336

FI (5件)：

H01L 21/316 M ,  H01L 21/316 A ,  H01L 21/316 C ,  H01L 21/316 X ,  H01L 29/78 617 V

Fターム (59件)：

5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BF07 ,  5F058BF23 ,  5F058BF29 ,  5F058BF54 ,  5F058BF73 ,  5F058BF78 ,  5F058BJ01 ,  5F110AA14 ,  5F110AA26 ,  5F110AA28 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD18 ,  5F110DD25 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110EE28 ,  5F110EE44 ,  5F110FF02 ,  5F110FF05 ,  5F110FF07 ,  5F110FF09 ,  5F110FF22 ,  5F110FF30 ,  5F110FF35 ,  5F110FF36 ,  5F110GG02 ,  5F110GG13 ,  5F110GG33 ,  5F110GG43 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110HL23 ,  5F110NN03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110NN72 ,  5F110PP03 ,  5F110PP04 ,  5F110PP05 ,  5F110PP06 ,  5F110PP35 ,  5F110QQ09 ,  5F110QQ11 ,  5F110QQ25