特許

J-GLOBAL ID：200903073274564329

半導体集積回路装置及びその製造方法

発明者： 堀内 勝忠
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-333454
公開番号（公開出願番号）：特開平5-167073
出願日： 1991年12月17日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】 SOIトランジスタに対して基板不純物濃度やゲ-ト材料、さらにはゲ-ト絶縁膜厚等によらず閾電圧値を各トランジスタごとに独立して制御する半導体回路装置を提供する。【構成】 シリコン基板1上に絶縁膜2が形成され、絶縁膜2上部にMOSトランジスタ(ソ-ス領域71、ドレイン領域81、ゲ-ト酸化膜52、ゲ-ト電極63)をふくむ回路を構成した半導体集積回路において、薄膜層(ソ-ス領域71、ドレイン領域81)のゲ-ト酸化膜52と反対側に埋込ゲ-ト絶縁膜51、埋込ゲ-ト電極61、41、電極保護絶縁膜を順に形成し、埋込ゲ-ト電極61、は回路構成に従い、所定の閾値電位を与える為の電圧を加える。【効果】 SOIトランジスタの閾電圧値を各トランジスタごとに独立して制御できるので、SOIトランジスタにより構成される種々の機能の半導体集積回路装置を実現でき、超高速で信頼性の高い電子機器、装置が実現できる。

請求項（抜粋）：

第1の絶縁膜が積層された支持基板の上記絶縁膜の上側に少なくとも1つのMOSトランジスタを含む半導体集積回路が形成された装置であって、上記MOSトランジスタの活性領域を形成する単結晶半導体層のゲート酸化膜側と反対側に埋め込み絶縁膜及び上記埋め込み絶縁膜上に設けられ埋め込み電極が形成されたことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 29/784 ,  H01L 27/088 ,  H01L 27/12

FI (2件)：

H01L 29/78 311 G ,  H01L 27/08 102 A