特許

J-GLOBAL ID：200903073276678470

障害処理方式

発明者： 穐山 俊文 ,  栗原 俊彦
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立インフォメーションテクノロジー
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-298421
公開番号（公開出願番号）：特開平10-143444
出願日： 1996年11月11日
公開日（公表日）： 1998年05月29日
要約：

【要約】【課題】マイクロプロセッサ外部の主記憶装置からマイクロプロセッサ内部のキャッシュメモリに対するデータ転送を要求するメモリリクエストにおいて、データ転送時に障害が発生したときでも、マイクロプロセッサのハングアップを防止する。【解決手段】主記憶装置2からマイクロプロセッサ1の内部キャッシュメモリ12に対するメモリリクエスト処理時に、リクエスト番号が保証できなくなるような障害が発生した場合、その時点で発行している全てのメモリリクエストに対し、データが返ってきていなくても終了信号を送ることにより、強制的にメモリリクエストを終了させる。

請求項（抜粋）：

主記憶装置に対し、キャッシュミスに伴うデータ転送要求それぞれに、リクエスト番号を付加して処理を行うことにより、複数のデータ転送要求を発行することが可能なマイクロプロセッサにおいて、前記データ転送要求情報を保持するリクエストバッファと、このリクエストバッファから任意のデータを認識するために必要なリクエスト番号を有し、マイクロプロセッサと主記憶装置との間でリクエスト番号情報に障害が発生したときに、発行したリクエストをすべてキャンセルすることができる手段を持ったメモリ制御装置を備え、マイクロプロセッサをハングアップさせることなく障害の回復することができることを特徴とする障害処理方式。

IPC (3件)：

G06F 12/16 310 ,  G06F 12/16 ,  G06F 12/08

FI (4件)：

G06F 12/16 310 E ,  G06F 12/16 310 C ,  G06F 12/08 B ,  G06F 12/08 J