特許

J-GLOBAL ID：200903073280706763

A/Dコンバータ

発明者： 原田 元
出願人/特許権者： 日本光電工業株式会社
代理人 (1件)： 福留 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平4-282357
公開番号（公開出願番号）：特開平6-112826
出願日： 1992年09月28日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】 回路精度の要求を過大にすることなく、所期のビット数のA/D変換を少ないビット数のA/Dコンバータで行うA/Dコンバータを提供する。【構成】 8ビットの内部A/Dコンバータ11と、入力信号と20ビットのD/Aコンバータ10の出力信号との差電圧を24 倍づつ増倍させつつ4段に切換増幅する差動増幅回路A1〜A4と、入力信号をそのままと、4段の増幅と併て5段に切換える変換入力選択回路18と、この回路が出力するA/D変換用入力信号に対する4ビットの半分の振幅の減算回路12と、A/Dコンバータ11の出力信号用の8ビットのシフトレジスタ13と、差動増幅回路入力用の20ビットのシフトレジスタ14と、変換入力選択回路18の選択ごとにシフトレジスタ13の出力信号をシフトレジスタ14のロード信号にシフト量を4ビットづつ増加させつつ加算ロードさせる加算手段15とを備える。

請求項（抜粋）：

正電圧の入力信号をnビットでA/D変換するA/Dコンバータにおいて、Xビットの内部A/Dコンバータと(X〈n)、入力信号とnビットのD/Aコンバータの出力信号との差電圧を2X-Y 倍から2X-Y 倍づつ増倍させつつN-1段に増幅度を切換えて増幅する差動増幅回路と(YはXビットの前記内部A/Dコンバータに対して前記差動増幅回路で生じる誤差電圧の影響を無視してA/D変換できる振幅を規定するビット数、Nはn/(X-Y)の小数点切り上げ整数)、前記内部A/Dコンバータに、前記入力信号の増幅度1のままの供給と、前記差動増幅回路のN-1段の増幅度を切換えた増幅出力の供給とを併て順にN段に切換わるA/D変換用入力信号を供給する変換入力選択回路と、この変換入力選択回路が出力するA/D変換用入力信号からYビットに相当する振幅のほぼ半分の振幅を減算する減算回路と、前記内部A/Dコンバータの出力信号がロードされるXビットのシフトレジスタと、nビットのD/AコンバータにD/A変換用入力信号を供給するnビットのシフトレジスタと、前記Xビットのシフトレジスタの出力信号を変換入力選択回路の1段目の選択時にはそのままnビットの前記シフトレジスタにMSB側からロードさせ、2段目以降の選択ごとにnビットの前記シフトレジスタの出力信号と、Xビットの前記シフトレジスタの出力信号とをnビットの前記シフトレジスタのMSB側からのシフト量をX-Yビットづつ増加させつつ加算してnビットの前記シフトレジスタにロードさせる加算手段とを備え、N段の選択後に、nビットの前記シフトレジスタの出力信号をA/D変換出力とすることを特徴とするA/Dコンバータ。