特許

J-GLOBAL ID：200903073306511907

メモリデバイス検査用データ転送回路

発明者： 小松 良悟
出願人/特許権者： 安藤電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平4-343323
公開番号（公開出願番号）：特開平6-167546
出願日： 1992年11月30日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】 メモリデバイスの測定評価テストにおいてメモリデバイスの1の端子に性質の異なる2種類のパターンデータを交互に切り替えて送る。【構成】 複数の種類の検査用パターンデータa、b、・・・ mをFF1Aを介してデータ選択回路2のデータセレクタ3に入力する。レジスタ切替信号S8 及びレジスタセット信号S7 からAND5A,5Bがセットクロック信号S11・S12を出力する。レジスタ6A・6Bがデータセレクト信号S9 をセットクロック信号S11・S12でラッチして、相異なるパターンデータの選択指令情報(データセレクト信号S13・S14)を出力する。セレクタ7が、FF1A用のタイムクロック信号S3 でラッチしたFF1Bのデータ切替信号S5 を受けて、データセレクト信号S13・S14を交互に切り替えたデータ選択情報信号S15を、データセレクタ3に出力することにより、異なる2のパターンデータを交互にテスタピンに出力する。

請求項（抜粋）：

パタン発生器で発生した複数の種類の検査用パターンデータを入力し、パターンデータを任意に選択してテスタピンに出力するデータ選択回路(2)を有するデータ転送回路において、前記パターンデータをラッチするFF(1A)と、前記FF(1A)用のタイムクロック信号(S3)でデータ切り替え信号(S5)をラッチするFF(1B)と、前記複数のパターンデータから任意の2のパターンデータを選択して、これらを前記データ切り替え信号(S5)に従って前記テスタピンへ交互に出力するデータ選択回路(2) とを具備することを特徴とするメモリデバイス検査用データ転送回路。

IPC (2件)：

G01R 31/28 ,  G01R 31/318

FI (2件)：

G01R 31/28 Q ,  G01R 31/28 B

引用特許：

審査官引用 (5件)

• 特開平2-201179
  
• 特開平4-190176
  
• 特開昭62-083678
  
• 特開平3-110489
  
• 特開平4-034381