特許

J-GLOBAL ID：200903073319819293

アクティブマトリックス液晶表示素子

発明者： 北川 克己 ,  沖本 浩之
出願人/特許権者： カシオ計算機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平5-178487
公開番号（公開出願番号）：特開平7-013191
出願日： 1993年06月28日
公開日（公表日）： 1995年01月17日
要約：

【要約】【目的】コントラストが良好で視野角も広いアクティブマトリックス液晶表示素子を提供する。【構成】画素電極を2分割し、その各分割電極3a,3bごとに、各々が同じゲートラインGLと同じデータラインDLにつながる薄膜トランジスタ10a,10bを設けて、これら薄膜トランジスタ10a,10bを各分割電極3a,3bにそれぞれ接続するとともに、ストレージキャパシタCs1,Cs2を各分割電極3a,3bごとに設け、前記分割電極と対向電極およびその間の液晶とで構成される画素容量の容量値と、前記ストレージキャパシタの容量値とのトータルの値を、各分割電極3a,3bごとに異ならせた。

請求項（抜粋）：

液晶層をはさんで対向する一対の透明基板の一方に、行方向および列方向に配列された複数の画素電極と、これら各画素電極にそれぞれ接続された複数の薄膜トランジスタと、各画素電極行にそれぞれ対応させて配線されその行の薄膜トランジスタにゲート信号を供給する複数のゲートラインと、各画素電極列にそれぞれ対応させて配線されその列の薄膜トランジスタにデータ信号を供給する複数のデータラインと、前記各画素電極にそれぞれ設けられたストレージキャパシタとを形成し、他方の基板に前記各画素電極と対向する対向電極を形成したアクティブマトリックス液晶表示素子において、前記各画素電極はそれぞれ複数分割された複数の分割電極からなっており、その各分割電極ごとに、各々が同じゲートラインと同じデータラインにつながる薄膜トランジスタを設けて、これら薄膜トランジスタを前記各分割電極にそれぞれ接続するとともに、前記ストレージキャパシタを前記各分割電極ごとに設け、前記分割電極と前記対向電極およびその間の液晶とで構成される画素容量の容量値と、前記分割電極のストレージキャパシタの容量値とのトータルの値を、各分割電極ごとに異ならせたことを特徴とするアクティブマトリックス液晶表示素子。