特許

J-GLOBAL ID：200903073321898427

不揮発性半導体メモリ及びそのデータ消去方法

発明者： 斉藤 栄俊
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平11-062269
公開番号（公開出願番号）：特開2000-260189
出願日： 1999年03月09日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 過消去ベリファイ時に非選択ワード線に対して負電圧を用いることなく、従って複雑なロウデコーダを用意することなく、確実なデータ消去動作を可能としたNOR型のEEPROMフラッシュメモリを提供する。【解決手段】 電気的書き換え可能なNOR型のメモリセルアレイ11、ワード線及びビット線選択を行うデコーダ14,15、読み出しデータをセンスし、書き込みデータをラッチするセンスアンプ19/データラッチ18、選択ブロックのデータを一括消去する制御を行う制御回路21を備え、制御回路21は、消去動作の後、選択されたビット線に接続された全メモリセルのリーク電流の総和が所定レベル以下であることを検出するリークチェックを行い、そのリークチェックの判定がOKでない場合に、一時消去動作を停止して過消去状態にあるメモリセルに対する弱書き込みを行い、再度消去動作に戻る制御シーケンスを有する。

請求項（抜粋）：

互いに交差する複数本ずつのワード線とビット線、及びそれらの各交差部に配置された電気的書き換え可能な不揮発性メモリセルにより構成されたNOR型のメモリセルアレイと、このメモリセルアレイのワード線及びビット線選択を行うデコード回路と、前記メモリセルアレイの読み出しデータをセンスし、書き込みデータをラッチするセンスアンプ/データラッチと、前記メモリセルアレイの選択ブロックのデータを一括消去する制御を行う制御回路とを備え、前記制御回路は、消去動作の後、選択されたビット線に接続された全メモリセルのリーク電流の総和が所定レベル以下であることを検出するリークチェックを行い、そのリークチェックの判定がOKでない場合に、一時消去動作を停止して過消去状態にあるメモリセルに対する弱書き込みを行い、再度消去動作に戻る制御シーケンスを有することを特徴とする不揮発性半導体メモリ。

IPC (6件)：

G11C 16/02 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

G11C 17/00 612 A ,  G11C 17/00 622 A ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (27件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD00 ,  5B025AD04 ,  5B025AD08 ,  5B025AE08 ,  5F001AA01 ,  5F001AB02 ,  5F001AC02 ,  5F001AC06 ,  5F001AD12 ,  5F001AE08 ,  5F001AG40 ,  5F083EP02 ,  5F083EP22 ,  5F083EP77 ,  5F083ER02 ,  5F083ER09 ,  5F083ER14 ,  5F083ER16 ,  5F083ER22 ,  5F083GA17 ,  5F083LA03 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16