特許
J-GLOBAL ID:200903073331183701
パワー半導体デバイス
発明者:
出願人/特許権者:
代理人 (2件):
竹沢 荘一
, 中馬 典嗣
公報種別:公開公報
出願番号(国際出願番号):特願2005-275628
公開番号(公開出願番号):特開2006-100820
出願日: 2005年09月22日
公開日(公表日): 2006年04月13日
要約:
【課題】 パワー半導体デバイスを、通常OFF(エンハンスメントモード)デバイスとしたり、かなり低い閾値電圧を有する通常ON(空乏モード)デバイスとする。【解決手段】 III属窒化物のパワー半導体デバイスに、段形状のヘテロ接合部を設ける。【選択図】 図2
請求項(抜粋):
III族窒化物の第1半導体層と、
第1部分、第2部分、及び前記第1部分と前記第2部分との間で傾斜する第3部分を有するヘテロ接合部を形成するように、前記第1半導体層上に形成されたIII族窒化物の第2半導体層と、
前記ヘテロ接合部の前記第1部分に電気接続された第1パワー接触部と、
前記ヘテロ接合部の前記第2部分に電気接続された第2パワー接触部と、
前記ヘテロ接合部の前記第3部分に設けられたゲート接触部とを備えるパワー半導体デバイス。
IPC (5件):
H01L 29/78
, H01L 29/786
, H01L 29/812
, H01L 29/778
, H01L 21/338
FI (6件):
H01L29/78 301J
, H01L29/78 301B
, H01L29/78 653B
, H01L29/78 618B
, H01L29/78 622
, H01L29/80 H
Fターム (73件):
5F102GD10
, 5F102GJ02
, 5F102GJ03
, 5F102GJ04
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GQ01
, 5F102GR03
, 5F110AA01
, 5F110AA07
, 5F110AA30
, 5F110BB12
, 5F110CC01
, 5F110DD04
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110GG04
, 5F110GG19
, 5F110GG22
, 5F110GG23
, 5F110HL02
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL11
, 5F110HM02
, 5F110HM04
, 5F110HM12
, 5F140AA00
, 5F140AA01
, 5F140AA29
, 5F140AC00
, 5F140AC02
, 5F140AC36
, 5F140BA01
, 5F140BA02
, 5F140BA06
, 5F140BA09
, 5F140BB03
, 5F140BB06
, 5F140BB18
, 5F140BC15
, 5F140BD04
, 5F140BD07
, 5F140BD11
, 5F140BF01
, 5F140BF05
, 5F140BF06
, 5F140BF07
, 5F140BF11
, 5F140BF15
, 5F140BF17
, 5F140BF44
, 5F140BH30
, 5F140BH47
, 5F140BJ01
, 5F140BJ05
, 5F140BJ06
, 5F140BJ07
, 5F140BJ11
, 5F140BJ15
, 5F140BJ17
, 5F140BJ25
, 5F140BJ28
, 5F140CD08
引用特許:
審査官引用 (5件)
-
電界効果トランジスタおよびその製造方法
公報種別:公開公報
出願番号:特願平10-182259
出願人:株式会社東芝
-
特開平2-266514
-
特開昭61-089674
-
特開平4-333242
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平6-034883
出願人:富士通株式会社
全件表示
前のページに戻る