特許
J-GLOBAL ID:200903073386460305

強誘電性メモリ回路の形成方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-043310
公開番号(公開出願番号):特開2000-200881
出願日: 1993年02月24日
公開日(公表日): 2000年07月18日
要約:
【要約】【目的】 強誘電性コンデンサの強誘電特性の改善を図ること。【構成】 集積回路に使用される強誘電性コンデンサを形成する方法は、層を次々に形成し、各層の形成後、酸素又はオゾンアニールにより構造体をアニールする工程より成る。特に、強誘電体層の形成後、オゾンアニールが行われる。
請求項(抜粋):
強誘電性メモリ回路を形成するに当り、下地上に下部電極構造を形成する工程と、前記下部電極上に、強誘電体層を設ける工程と、第一のアニールをオゾン雰囲気中で行う工程と、前記強誘電体層上に、上部電極を形成する工程と、前記上部電極を画成する工程と、第二のアニールを行う工程と、前記下部電極を画成する工程と、第三のアニールを行う工程と、前記上部電極、前記強誘電体層、前記下部電極上に、ガラス層を設ける工程と、前記ガラス層に、前記上部電極及び前記下部電極へ達する個別のコンタクト窓をそれぞれ画成する工程と、第四のアニールを行う工程と、前記ガラス層に、前記基板へ達する別のコンタクト窓を画成する工程と、前記ガラス層上及びそれぞれの前記コンタクト窓内に金属配線層を形成する工程と、前記金属配線層を画成する工程と、第五のアニールを行う工程とを含むことを特徴とする強誘電性メモリ回路の形成方法。
IPC (7件):
H01L 27/10 451 ,  G11C 11/22 ,  H01L 21/31 ,  H01L 21/324 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件):
H01L 27/10 451 ,  G11C 11/22 ,  H01L 21/31 B ,  H01L 21/324 Z ,  H01L 29/78 371
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る