特許
J-GLOBAL ID：200903073401572786
ショットキー障壁ゲート電界効果トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 英彦 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-086918
公開番号（公開出願番号）：特開平11-283997
出願日： 1998年03月31日
公開日（公表日）： 1999年10月15日
要約：
【要約】【課題】 ショットキー障壁ゲート電界効果トランジスタの特性及び信頼性を向上させること。【解決手段】 半導体基板1上のCVD層2上の所定部分を被うようにフォトレジスト層を形成する工程と、フォトレジスト層をマスクとしてエッチングによりCVD層2のうちフォトレジスト層で被われていない部分を薄くする工程と、フォトレジスト層にエッチングにより孔を形成する工程と、フォトレジスト層をマスクとしてフォトレジスト層の孔からCVD層2をエッチングしてCVD層2に孔2bを形成する工程と、フォトレジスト層を除去する工程と、CVD層2の孔2bを充填し更にCVD層2のうち薄い部分2a以外の部分上に張り出すような形状のゲート電極5を形成する工程と、CVD層2のうちゲート電極5を取り巻く部分を除去する工程とを具備するショットキー障壁ゲート電界効果トランジスタの製造方法。
請求項（抜粋）：
半導体基板上にCVD膜を形成する工程と、該CVD膜上の所定部分を被うようにフォトレジスト層を形成する工程と、該フォトレジスト層をマスクとして前記CVD膜をエッチングして前記CVD膜のうち前記フォトレジスト層で被われていない部分を前記フォトレジスト層で被われている部分よりも薄くする工程と、前記フォトレジスト層にエッチングにより孔を形成する工程と、前記フォトレジスト層をマスクとして前記フォトレジスト層の孔から前記CVD膜をエッチングして前記CVD膜に孔を形成する工程と、前記フォトレジスト層を除去する工程と、前記CVD膜の孔を充填し更に前記CVD膜のうち前記薄い部分以外の部分上に張り出すような形状のゲート電極を形成する工程と、前記CVD膜のうち前記ゲート電極を取り巻く部分を除去する工程と、を具備することを特徴とするショットキー障壁ゲート電界効果トランジスタの製造方法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 29/872
H01L 29/80 F
, H01L 29/48 Z
