特許

J-GLOBAL ID：200903073410886521

異常検出機能を有した2値信号検出回路

発明者： 清水 和洋 ,  長谷田 哲志 ,  都築 嘉彦 ,  中村 三津男 ,  稲葉 隆史
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 藤谷 修
公報種別：公開公報
出願番号（国際出願番号）：特願平4-269729
公開番号（公開出願番号）：特開平6-094772
出願日： 1992年09月10日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】断線、接地等の故障検出を遅延なく行うこと。【構成】トランジスタTr1 に並列に接続された第1抵抗R11と、入力端子INとアース間に接続された第2抵抗R22、R23と、入力端子INの電位に比例した入力電位Vin及び第1基準電位Vref 1 を入力する第1コンパレータCMP1と、入力電位Vin及び第2基準電位Vref 2 を入力する第2コンパレータCMP2と、入力電位Vin及び第3基準電位Vref 3を入力する第3コンパレータCMP3とが設けられている。Vref 1 、Vref 2 、Vref 3 を所定の関係に設定することで、第1コンパレータの出力レベルをトランジスタのオンオフに応じて変化させ、接地故障、断線故障の場合には、第2、第3コンパレータの出力を反転させることができ、この反転により異常検出を遅延なく行うことが可能である。

請求項（抜粋）：

エミッタ又はソース接地、オープンコレクタ又はオープンドレイン構造の出力段トランジスタのオンオフに応じて2値信号を出力するセンサ部と、前記トランジスタのコレクタ又はドレインと受信回路との間に配設された配線と、前記配線の受信回路側の入力端子を負荷抵抗を介して基準電源に接続し、前記入力端子の電位に比例した電位を前記2値信号の受信信号とする受信回路とを有する検出回路において、前記トランジスタの両端子間に接続された第1抵抗と、前記入力端子とアース間に配設された第2抵抗と、前記入力端子の電位に比例した入力電位及び第1基準電位を入力する第1コンパレータと、前記入力電位及び第2基準電位を入力する第2コンパレータと、前記入力電位及び第3基準電位を入力する第3コンパレータとを有し、前記第1基準電位は、前記トランジスタがオフ状態にある時の前記入力電位と前記トランジスタがオン状態にある時の前記入力電位との間の電位に、前記第2基準電位は、前記トランジスタがオン状態にある時の前記入力電位とアース電位との間の電位に、前記第3基準電位は、前記トランジスタがオフ状態にある時の前記入力電位と前記配線が断線した状態にある時の前記入力電位との間の電位に、それぞれ、設定されており、前記第1コンパレータの出力を前記2値信号の正常な検出信号とし、前記第2、第3コンパレータの出力に応じて、異常検出を行う2値信号検出回路。

IPC (5件)：

G01R 31/02 ,  B62D 6/00 ,  B62D101:00 ,  B62D105:00 ,  B62D113:00