特許

J-GLOBAL ID：200903073412032899

SOI基板のMOSトランジスタの製造方法

発明者： フィリップ オルディジス
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平5-092155
公開番号（公開出願番号）：特開平6-283717
出願日： 1993年03月26日
公開日（公表日）： 1994年10月07日
要約：

【要約】【目的】 本発明は、SOI基板の単結晶シリコン層に形成したMOSトランジスタにおいて、そのゲートの中央部より端部側で早く反転が生じるのを防止して、しきい値電圧の低下を防ぐ。【構成】 第1の工程で、酸化シリコン層11の上層の一部分に〈100〉単結晶シリコン層12を設けてなるSOI基板1を形成する。次いで第2の工程で、〈100〉単結晶シリコン層12の両側を、傾斜を有する状態に除去した後、その除去した部分を埋め込む状態にして〈100〉単結晶シリコン層12の表面にゲート絶縁膜21を形成する。続いて第3の工程で、ゲート絶縁膜21の上面にゲート電極22を形成する。その後第4の工程で、ゲート電極22の両側における〈100〉単結晶シリコン層12にソース・ドレイン領域24,25を形成する。

請求項（抜粋）：

酸化シリコン層の上層の一部分に単結晶シリコン層を設けてなるSOI基板を形成する第1の工程と、前記単結晶シリコン層の両側部を、傾斜を有する状態に除去した後、当該除去した部分を埋め込む状態にして当該単結晶シリコン層の表面にゲート絶縁膜を形成する第2の工程と、前記ゲート絶縁膜の上面にゲート電極を形成する第3の工程と、前記ゲート電極の両側における前記単結晶シリコン層にソース・ドレイン領域を形成する第4の工程とよりなることを特徴とするSOI基板のMOSトランジスタの製造方法。