特許

J-GLOBAL ID：200903073433142104

不揮発性半導体記憶装置およびその読み出し方法

発明者： 野崎 孝明
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-077005
公開番号（公開出願番号）：特開平7-287988
出願日： 1994年04月15日
公開日（公表日）： 1995年10月31日
要約：

【要約】【構成】 メモリトランジスタ1と第1の負荷抵抗3とを選択回路2を介して接続し、第1のリファレンストランジスタ4と第2のリファレンストランジスタ6とをそれぞれ第1の負荷素子5と第2の負荷素子7とに接続し、第2の負荷素子5に発生する電圧と第1の負荷素子3に発生する電圧とを第1の差動型センスアンプ11で比較をして第1の比較電圧12を出力し、第1の負荷素子3に発生する電圧と第3の負荷素子7に発生する電圧とを第2の差動型センスアンプ13で比較をして第2の比較電圧14を出力し、第1の比較電圧12と第2の比較電圧14とを第3の差動型センスアンプ15に入力して読み出し出力を出力する不揮発性半導体記憶装置およびその読み出し方法。【効果】 メモリトランジスタの閾値電圧をディプレッション方向にずれても読み出し誤動作が生じず、読み出しマージンが大きくなり、読み出し寿命が長くなる。

請求項（抜粋）：

電気的に情報の書き込み消去が可能なメモリトランジスタを行方向及び列方向に沿って複数個配列するメモリアレイと、アドレス信号によりメモリアレイから任意のメモリトランジスタを選択するための選択回路と、メモリトランジスタと同じ構造の第1のリファレンストランジスタと、メモリトランジスタと同じ構造の第2のリファレンストランジスタと、メモリトランジスタに選択回路を介して接続する第1の負荷素子と、第1のリファレンストランジスタに接続する第2の負荷素子と、第2のリファレンストランジスタに接続する第3の負荷素子と、メモリトランジスタのソース・ドレイン間電圧と第1のリファレンストランジスタのソース・ドレイン間電圧とを入力とする第1の差動型センスアンプと、メモリトランジスタのソース・ドレイン間電圧と第2のリファレンストランジスタのソース・ドレイン間電圧とを入力とする第2の差動型センスアンプと、第1の差動型センスアンプの出力と第2の差動型センスアンプの出力とを入力する第3の差動型センスアンプとを有することを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

G11C 16/06 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

G11C 17/00 520 C ,  H01L 29/78 371