特許

J-GLOBAL ID：200903073446432926

半導体記憶装置

発明者： 木下 充矢 ,  野田 英行
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2003-022312
公開番号（公開出願番号）：特開2004-234760
出願日： 2003年01月30日
公開日（公表日）： 2004年08月19日
要約：

【課題】新たな外部信号線および外部制御を必要とせずにメモリ動作の高速化が可能な半導体記憶装置を提供する。【解決手段】XORゲート6は、読出しデータ線対GIOR,/GIORからの入力を受け、読出しデータ線対GIOR,/GIORの電位差が開いているときにセルフプリチャージ信号SELFPREを出力する。これにより、READコマンド発行時に読出しデータ線対GIOR,/GIORの電位差が開き次第、自己整合的にプリチャージ動作が実行される。ゆえに、READコマンド発行時に外部からのプリチャージコマンドが不要となり、かつ高速化が容易となる。【選択図】 図1

請求項（抜粋）：

行列状に配置される複数のメモリセル、前記複数のメモリセルの複数の行にそれぞれ対応して配置される複数のワード線、および前記複数のメモリセルの複数の列にそれぞれ対応して配置される複数のビット線対を各々に含む複数のメモリブロックと、 前記複数のメモリブロックの各々に対応して設けられ、前記メモリセルから読み出されたデータを検知増幅する複数のセンスアンプ帯と、 前記複数のセンスアンプ帯の各々から共通に引き出された複数の読出しデータ線対と、 前記複数の読出しデータ線対の中の1対の読出しデータ線対が入力端子に接続された論理回路とを備え、 前記論理回路は、入力端子に接続された1対の読出しデータ線対の電位差が開いたときにセルフプリチャージ信号を出力する、半導体記憶装置。

IPC (2件)：

G11C11/407 ,  G11C11/409

FI (4件)：

G11C11/34 354C ,  G11C11/34 362S ,  G11C11/34 353F ,  G11C11/34 354R

Fターム (22件)：

5M024AA49 ,  5M024BB15 ,  5M024BB27 ,  5M024BB35 ,  5M024CC63 ,  5M024CC65 ,  5M024CC67 ,  5M024CC68 ,  5M024CC73 ,  5M024CC79 ,  5M024CC86 ,  5M024DD06 ,  5M024DD83 ,  5M024DD88 ,  5M024EE05 ,  5M024GG01 ,  5M024JJ02 ,  5M024LL20 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07