特許

J-GLOBAL ID：200903073509753582

キャッシュ制御装置

発明者： 佐藤 浩一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-118589
公開番号（公開出願番号）：特開2000-305844
出願日： 1999年04月26日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】 キャッシュメモリを効率よく動作させることである。【解決手段】 エントリ領域について、保持ビット、タグ情報、データの更新を可能にするかしないかを設定する固定モード指定ビットを有し、該固定モード指定ビットによる前記設定と、読み出そうとするデータの上位側アドレスと、前記データの下位側アドレスに対応するエントリ領域のタグ情報および前記保持ビットとをもとに、キャッシュミスしたときの前記エントリ領域の更新についての実行、非実行を制御可能にする構成を備える。

請求項（抜粋）：

外部メモリから読み出されたデータが保持されているかどうかについての情報である保持ビット、前記データの前記外部メモリにおける上位側アドレスであるタグ情報、および前記データを、データの前記外部メモリにおける下位側アドレスに応じたエントリ領域へ格納するキャッシュエントリテーブルと、該キャッシュエントリテーブルの前記エントリ領域についての前記保持ビット、前記タグ情報、前記データの更新を実行するキャッシュ更新実行回路と、前記キャッシュエントリテーブルの前記エントリ領域について、前記保持ビット、前記タグ情報、前記データの更新を可能にするかしないかを設定するモード設定手段と、該モード設定手段による設定と、データの上位側アドレスと、前記データの下位側アドレスに対応するエントリ領域のタグ情報および前記保持ビットとをもとに、キャッシュミスしたときの前記キャッシュ更新実行回路による前記エントリ領域の更新についての実行、非実行を制御するキャッシュ更新制御回路と、を備えたキャッシュ制御装置。

IPC (2件)：

G06F 12/12 ,  G06F 12/08

FI (3件)：

G06F 12/12 F ,  G06F 12/12 A ,  G06F 12/08 E

Fターム (6件)：

5B005JJ14 ,  5B005KK05 ,  5B005MM01 ,  5B005NN01 ,  5B005NN43 ,  5B005QQ06