特許
J-GLOBAL ID：200903073512584945
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-306512
公開番号（公開出願番号）：特開平5-121550
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 出力バッファ回路の次段の論理回路の消費電力の増加を低減しながら、スキュー調整等のための信号遅延を可能とする。【構成】 出力バッファ回路10は、遅延回路16a により出力が遅延されている。この遅延回路16a がスルーレートを低くして遅延させるものであっても、バッファゲート12a 、12b を備えているので貫通電流の増加による消費電力の増加は問題とならない。この遅延回路16a がバッファゲートを備えてこれによって信号を遅延させるものである場合には、該バッファゲートの大きさは比較的小さくすることができ、集積度の低下は少ない。従って、予め用意された遅延時間の異なる出力バッファ回路の回路パターンとの置換えでスキュー調整等が可能である。
請求項（抜粋）：
回路パターンとして出力バッファ回路が予め用意されている半導体集積回路において、伝播遅延時間の異なる出力バッファ回路を有していることを特徴とする半導体集積回路。
IPC (2件)：
前のページに戻る
