特許
J-GLOBAL ID：200903073520286520
マルチタスク処理装置、マルチタスク処理制御方法及び制御プログラム記憶媒体
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-194346
公開番号（公開出願番号）：特開平11-039171
出願日： 1997年07月18日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 処理すべきタスク数がマイクロプロセッサのレジスタ群数より多い場合にも、マイクロプロセッサ全体のパフォーマンスを低下させない。【解決手段】 マルチタスク処理装置30の退避/復帰制御回路12は、内部バス17とは別個に設けられた退避/復帰用内部バス11を介して、いずれかのレジスタ群24-1〜24-Mに格納されているコンテキストをコンテキスト用メモリ14に退避するとともに、コンテキスト用メモリ14に格納されている処理すべきコンテキストを当該レジスタ群に復帰させるので、通常のタスク処理をコンテキストの退避/復帰と並行して行なうことができ、オーバーヘッドを削減して、全体のパフォーマンスを向上できる。さらにコンテキスト用メモリ14を外部バス13に接続する場合と比較して回路構成を簡略化でき、レジスタ切替時間の短縮化が図れ、コンテキスト用メモリ14を外部に接続する必要もないので接続ミス等による誤動作が発生せず信頼性を向上できる。
請求項（抜粋）：
各々がコンテキストを格納するM個(M;2以上の整数)のレジスタ群と、タスク処理を行なうべく前記M個のレジスタ群に接続された内部バスと、前記内部バスに接続され前記内部バスと外部の外部バスとの間のインターフェース動作を行うバス制御回路と、を有し、選択したいずれか一のレジスタ群に格納されている前記コンテキストに基づいて複数の前記タスク処理を順次行なうとともに、前記外部バスを介して外部とデータのやりとりを行うマルチタスク処理装置において、前記コンテキストを格納するコンテキスト用記憶手段と、前記内部バスとは別個に設けられ、かつ、前記M個のレジスタ群と前記コンテキスト用記憶手段との間に設けられて前記コンテキストの退避/復帰を行なうための退避/復帰用内部バスと、前記退避/復帰用内部バスを介して、前記コンテキストを前記コンテキスト用記憶手段に退避し、あるいは、前記コンテキスト用記憶手段から前記コンテキストを前記レジスタ群に復帰させるための制御を行なう退避/復帰制御手段と、を備えたことを特徴とするマルチタスク処理装置。
IPC (2件)：
G06F 9/46 313
, G06F 9/46 340
G06F 9/46 313 D
, G06F 9/46 340 B
