特許

J-GLOBAL ID：200903073523160209

内容アドレス式メモリのテスト方法

発明者： 中 野 秀 世 ,  米 田 正 人
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-283439
公開番号（公開出願番号）：特開平8-147999
出願日： 1994年11月17日
公開日（公表日）： 1996年06月07日
要約：

【要約】 (修正有)【目的】CAMのビット幅に依存することなく、所定の記憶データの一致または不一致検出の確認と、マスク機能の確認とを同時に行い、テスト時間を短縮してコストを削減できるCAMのテスト方法の提供。【構成】メモリ部の記憶データにビット毎かつワード毎に0と1とが反転するチェッカーパターンを書き込んだ後、検索データにオール1パターンを書き込み、マスクレジスタで検索データの偶数ビットをマスクした一致検索、検索データにオール0パターンを書き込み、マスクレジスタで検索データの偶数ビットをマスクした一致検索、検索データにオール1パターンを書き込み、マスクレジスタで検索データの奇数ビットをマスクした一致検索、および検索データにオール0パターンを書き込み、マスクレジスタで検索データの奇数ビットをマスクした一致検索の4種の一致検索によるテストを行い、メモリ部の記憶データに、チェッカーパターンの0および1を反転したチェッカーパターンを書き込んで、前記4種の一致検索によるテストを行う。

請求項（抜粋）：

検索データの所定ビットの検索機能を無効化するマスクレジスタと、予め記憶データが書き込まれ、前記検索データと前記記憶データとの一致検索を行うメモリ部と、前記検索データと前記記憶データとが一致検出されるメモリアドレスをエンコードし、メモリアドレス信号を出力するエンコーダ部とを有する内容アドレス式メモリのテスト方法であって、前記メモリ部の記憶データとして、ビット毎かつワード毎に0と1とが反転するチェッカーパターンを書き込んだ後、前記マスクレジスタに前記検索データの偶数ビットをマスクするよう設定し、かつ前記検索データとしてオール1パターンを書き込んで行う前記検索データと前記記憶データとの一致検索、前記マスクレジスタに前記検索データの偶数ビットをマスクするよう設定し、かつ前記検索データとしてオール0パターンを書き込んで行う前記検索データと前記記憶データとの一致検索、前記マスクレジスタに前記検索データの奇数ビットをマスクするよう設定し、かつ前記検索データとしてオール1パターンを書き込んで行う前記検索データと前記記憶データとの一致検索、および前記マスクレジスタに前記検索データの奇数ビットをマスクするよう設定し、かつ前記検索データとしてオール0パターンを書き込んで行う前記検索データと前記記憶データとの一致検索の4種の一致検索によるテストを行い、次いで、前記メモリ部の記憶データとして、前記チェッカーパターンの0および1を反転したチェッカーパターンを書き込んで、前記4種の一致検索によるテストを行うことを特徴とする内容アドレス式メモリのテスト方法。