特許

J-GLOBAL ID：200903073527753727

表示装置の駆動方法

発明者： 秋山 一郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-266888
公開番号（公開出願番号）：特開2003-076340
出願日： 2001年09月04日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 疑似HV反転駆動における映像信号の並び替えはタイミングコントローラICのメモリ容量を大きくする必要があり、消費電力の増加やICチップサイズの増大によるコストアップが避けられなかった。【解決手段】 タイミングコントローラIC160では、外部からシリアル入力された映像信号を2画素単位で並べ替えて極性毎のシリアルな映像信号として出力し、DAC140,150では、デジタル-アナログ変換の前に前記映像信号をラッチして、前記極性毎のシリアルな映像信号を極性毎の出力順に応じたパラレルな映像信号に並べ替えるようにした。

請求項（抜粋）：

マトリクス状に配置された複数の表示画素、前記複数の表示画素の行間に配置された複数の行電極、前記複数の表示画素の列間に配置された複数の列電極、前記行電極に供給される行選択信号により前記列電極と前記表示画素間を導通させて前記列電極に供給された映像信号を前記表示画素に書き込む複数の画素選択素子を備え、各列の前記表示画素が前記画素選択素子を介して、それぞれ両側の前記列電極の一方又は他方と一つおきに交互に接続された表示装置の駆動方法において、外部から供給されたシリアルな映像信号を2画素単位で並べ替えて極性毎のシリアルな映像信号とする処理と、前記並べ替えられた極性毎のシリアルな映像信号を極性毎の出力順に応じたパラレルな映像信号に並べ替える処理と、を含むことを特徴とする表示装置の駆動方法。

IPC (7件)：

G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 623 ,  G09G 3/20 ,  G09G 3/20 631 ,  G09G 3/20 680 ,  H04N 5/66 102

FI (7件)：

G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 623 F ,  G09G 3/20 623 J ,  G09G 3/20 631 R ,  G09G 3/20 680 G ,  H04N 5/66 102 B

Fターム (30件)：

2H093NC22 ,  2H093NC24 ,  2H093NC34 ,  2H093ND15 ,  2H093ND39 ,  2H093ND54 ,  5C006AA22 ,  5C006AF23 ,  5C006AF25 ,  5C006AF82 ,  5C006BB14 ,  5C006BB16 ,  5C006BC11 ,  5C006BC16 ,  5C006FA44 ,  5C006FA47 ,  5C058AA06 ,  5C058BA01 ,  5C058BA26 ,  5C058BB25 ,  5C080AA10 ,  5C080BB06 ,  5C080CC03 ,  5C080DD10 ,  5C080DD22 ,  5C080DD25 ,  5C080DD26 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ06