特許
J-GLOBAL ID：200903073539713020
半導体パツケージ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-301583
公開番号（公開出願番号）：特開平5-144995
出願日： 1991年11月18日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 母基板への実装後の半田フラックスの洗浄が十分にできるようにするとともに、母基板への実装厚を薄くする。【構成】 パッケージ基板1は従来と同様、表面には半導体素子2が搭載され、インナーリード3に形成されたパッドと半導体素子2の各電極をワイヤー4で接続した後、外部へ引き出す導体回路が形成され、裏面ランド5まではスルーホール6により導通がとられている。半導体パッケージと母基板7とは半田リフローで接続するが、その為の電極として、また、パッケージ基板1と母基板7との間のスペースを0.1 〜0.3 mm程度確保する為に、金属ボール8が半導体パッケージ側に接着されている。
請求項（抜粋）：
パッケージ基板表面に形成され、該基板表面に実装される半導体素子の各電極と接続される導体回路と、パッケージ基板裏面に形成され、前記導体回路とスルーホールを介して接続される裏面ランドとを備えた半導体パッケージであって、前記裏面ランドに、母基板との接続端子となる金属ボールを導電性ペーストを介して接着したことを特徴とする半導体パッケージ。
IPC (2件)：
前のページに戻る
